编写基础RCC（Reset and Clock Control）

1 b# m/ ?- ^$ x+ _AHB、APB1、APB2最大频率都是170MHz。
( k7 B+ x2 j1 E5 p

& \, I2 g5 d: ^
时钟树

要想配置时钟首先必须要看明白时钟树。

$ V9 k" X7 |' [- s% r* T4 N! x

PLL

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

7 g( h3 y0 i7 N; `# B8 o手册上对PLL配置步骤如下图：

首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
配置PLL的过程是：

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  : U  ^% T, |4 j  q" `+ S$ b
  # p, Z. Y/ r' f

+ B% ~3 o3 B  k

PWR
, f, h3 S  y0 q) U! l

在不同的工作频率下，对应的电源模式也不一样。

可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
8 S( |9 }" A# Z2 z, b, Ag474的电源模式与各个时钟频率对应关系如下表：

5 d( E" ~' f& O" P9 w+ n2 Z) f

PWR_CR1的VOS[1:0]对应Range2和Range1：
/ g( R* j( J5 m9 b, r

* `- ?9 L! H5 u' b

% @# h# g' j7 V8 A: R

& v  w% n' \9 `' u  R至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：
  ?% a6 u) X  M# O3 C) r  E

; p* y" o0 x! ^2 W

( E; t+ q. @& M4 V3 s# u# A  P

g474的R1MODE位与SYSCLK的对应关系如下：

; E/ V' w5 H. D' O# `1 X/ ]2 `. ^

9 b% }& i) u- f9 _

手册中还介绍了从range_normal切换到range_boost模式的步骤：
, B$ n% S" v% ~# c

- F; Z4 A) K5 }/ ?: H. Y

( h" E' S3 l% `/ ^& y4 |
" u) _) S( ~3 g4 w) |/ ]0 Y. Y

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  4 z: P# V4 X: X! r0 \
  

7 I, t( I/ t7 d  N- k

FLASH
# }& S# f* n' d) `+ Y; [
$ ?) k: V8 F/ M9 M

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

/ _9 p) ^( l8 p5 }

上面提到range_normal切换到range_boost步骤里有这么一句：

8 H) p, F5 d' L! I

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  
  2 A5 n. p) {1 q, X5 e( k. B

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

1 k/ C3 {9 O7 L+ x( }查阅手册找到这个寄存器：

( K5 \7 @3 r5 X/ J& H

7 p2 _# u5 J2 W3 T7 W

可以看到LATENCY在最低位：

0 F$ d" j& H, G; F4 |

% B6 L# ]0 V6 V: l

1 M5 D( {, `. t8 z

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

( \1 e0 g! B( f# o: o

1 e% u4 H" S! T* Z' g) E# `

) _. b; ^  B% w% u2 e0 ?

为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。

- }0 J6 V' h  m0 ^' t  K, K

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

- m- b5 y! i1 U* T

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

配置函数

/ W2 G! R7 V, v& k0 d7 w

有了上面的概念就可以进行编写时钟函数了。
步骤如下：

, ]0 J& d3 r6 O, }) Z: O( r/ w

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  

1. u8 SYSCLK_140MHz(void)
   
2. {
   
3.         u16 temp = 0x2000;
   
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   ' p. y9 t' Y$ D# s+ o
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   
6.         if(!temp)//检查是否超时
   * s2 l, R6 L9 I: U
7.         {
   , n4 P6 n3 x/ a) Y$ O
8.                 return FAILED;
   
9.         }
   4 N0 L0 l1 I" \: O# F# H5 o
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    2 _  h2 P/ A% R& t1 |' p
11.         temp = 0x2000;
    
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)//检查是否超时
    - O1 t. ~& }* S" s
14.         {
    $ E" Z) u) j5 Z" K
15.                 return FAILED;
    
16.         }
    
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    
19.         temp = 0x2000;
    
20.         while(--temp);//等待AHB稳定
    
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    + d5 X% R2 K+ t; B% P
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    
24.         temp = 0x2000;
    , C3 |6 Q9 l7 H7 [. {& g
25.         while(--temp);//等待系统稳定
    6 W! J/ P. X& P7 G% v6 l
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    3 ]5 N& J: ~0 G# O; z* B; d
28.         temp = 0xf000;
    9 T$ O$ T% k2 g! `
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    2 @! y( F# a) Q0 d4 @7 x
30.         if(!temp)
    3 \9 |) A8 }( W  N  c
31.         {
    & `* v/ z3 x  G2 c  V1 z) f$ v
32.                 return FAILED;
    
33.         }
    
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    # N) O& U* f: g5 j
36.         temp = 0xf000;
    7 S7 _1 ?7 L" g8 i* _1 G, m' J  j
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    4 S. B+ X6 c  v) W
38.         if(temp)
    
39.         {
    
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    ) z* V, [( x: G7 ~( I4 C" x- |/ Q  U) G
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    
43.                 return SUCCEED;
    
44.         }
    
45.         else
    ( h6 K1 m, J6 b
46.         {
    - r) x! Z& v; d9 m: X" P
47.                 return FAILED;
    2 ?* T2 B3 j2 d; e8 |
48.         }        
    
49. }

复制代码

, ?* J% Y" b! w1 i* u' a5 x% [$ ]

然后就配置结束了，通过定时器验证确实为170MHz。

8 F* a& w4 f8 Z8 I6 K" E+ U: D/ v

3 \7 o9 S2 u& M. ]5 N

附录：RCC寄存器

9 Y2 b/ H9 Q9 {' g4 l. p+ ~

最后：

附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   $ W+ H4 C( Z/ C) {
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
     t7 F* O. h3 ]% Z; P  D" Z' }& b, S
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   . s4 R3 A- ]7 E5 j; v
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   : C! s% m4 Z# H' X( R8 ^
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   ( Q$ L' z7 h/ x0 `/ Y) h0 H
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    , A/ \& O/ A9 z9 r1 `( j& n" K
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    
12.         ;
    * {# C3 U; m. @; E2 [9 Q$ _! Q
13. 
    / F+ m  P/ b  l7 {' o- ?
14. //================================RCC->PLLCFGR ========================================
    ' s7 Z$ d4 O0 `0 {$ C$ D9 G
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    " x4 Y" c( e, z$ z! O  Z! c
18.                                                                 // 00001: Reserved.
    & Y, C- c5 d. @0 A6 e. n
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    
20.                                                                 // ....
    
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    5 U& o' B# {5 E$ @5 |' c
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    - K# o1 Q1 V# l4 B
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    
25.                                                                 // 10: PLLR = 6
    5 e4 }1 N9 O* \/ U7 e5 w0 `
26.                                                                 // 11: PLLR = 8
    ' r/ J( Q) F5 l* l' o
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    
31.                                                                 // 0: PLLP = 7
    
32.                                                                 // 1: PLLP = 17
    
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    
34.         //----------------------- VCO = 280MHz
    + [: q1 F) r* x. |5 G
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    9 a$ f: }6 _1 ^( G5 r
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    % e2 t7 c# o1 @, q5 U
38.                                                                 // ...
    
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    ) P4 d4 V" Z! ?% a
42.                                                                 // ...
    $ P1 j" o+ A& p( R
43.                                                                 // 1111111: PLLN = 127
    
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    3 e8 O3 m$ q8 n/ \' z9 d# B
46.                                                         ///        // 0001: PLLM = 2
    
47.                                                                 // 0010: PLLM = 3
    $ F# G3 B. p( r+ J- U
48.                                                                 // 0011: PLLM = 4
    
49.                                                                 // 0100: PLLM = 5
    6 J: Q% ]: y5 u$ m5 y' ~
50.                                                                 // 0101: PLLM = 6
    
51.                                                                 // 0110: PLLM = 7
    2 E6 a  ~/ f( A' v+ r
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    . R& B- a. ]! g+ J
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    
57.                                                                 // 00: No clock sent to PLL
    $ w. J" q5 Z( Z3 q; q: U  ~
58.                                                                 // 01: No clock sent to PLL
    4 m2 A/ `- s7 j
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    0 U1 W8 c' L8 h1 }+ c
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    3 _8 C' k$ Z3 f. i# j( N5 L" E8 z
61.         ;
    
62. 
    
63. //================================RCC->CFGR========================================
    
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    5 g: P7 b" t! B
66.                                                                 // 000: MCO is divided by 1
    9 y, j* U. z2 r0 ]! Z% P* ?
67.                                                                 // 001: MCO is divided by 2
    
68.                                                                 // 010: MCO is divided by 4
    
69.                                                                 // 011: MCO is divided by 8
    
70.                                                                 // 100: MCO is divided by 16
    
71.                                                                 // Others: not allowed
    . {# b9 A3 x( J7 [: O
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    0 \! P5 E0 ]9 N/ q( I
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    
74.                                                                 // 0001: SYSCLK system clock selected
    
75.                                                                 // 0010: Reserved, must be kept at reset value
    ' a  j# P9 r: Z6 S8 w3 w
76.                                                                 // 0011: HSI16 clock selected
    
77.                                                                 // 0100: HSE clock selected
    % Z5 e2 I; {! H, {# ^0 F
78.                                                                 // 0101: Main PLL clock selected
    
79.                                                                 // 0110: LSI clock selected
    
80.                                                                 // 0111: LSE clock selected
    
81.                                                                 // 1000: Internal HSI48 clock selected
    
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    7 H( U  c4 g& d/ F3 T! {# }0 u
83.                                                                 // 0xx: HCLK not divided
    
84.                                                                 // 100: HCLK divided by 2
    % `0 A2 A) Q$ r1 \
85.                                                                 // 101: HCLK divided by 4
    ! V* Q1 k  L% B2 i2 p. F
86.                                                                 // 110: HCLK divided by 8
    4 v4 d" i, I8 x& q3 O7 Q( `! s4 \
87.                                                                 // 111: HCLK divided by 16
    
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    - p5 `; _: f  S
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    0 [" Y  z$ C6 d# N
91.                                                                 // 101: HCLK divided by 4
    
92.                                                                 // 110: HCLK divided by 8
    - A# H; P2 V/ l' E* z
93.                                                                 // 111: HCLK divided by 16
    3 S& I4 P+ C5 _7 j) G( ?1 ]
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    " W6 [% f9 H# \- t6 n" R$ v% x6 u
95.                                                                 // 0xxx: SYSCLK not divided
    
96.                                                                 // 1000: SYSCLK divided by 2
    & S1 R5 \6 d- e6 f9 R, H
97.                                                                 // 1001: SYSCLK divided by 4
    ( X( x$ c, V/ X$ G
98.                                                                 // 1010: SYSCLK divided by 8
    2 N, c& e6 p7 U8 Z: X. r  W! ^/ b
99.                                                                 // 1011: SYSCLK divided by 16
    
100.                                                                 // 1100: SYSCLK divided by 64
     ( h, Z% C' x! _  s+ j
101.                                                                 // 1101: SYSCLK divided by 128
     
102.                                                                 // 1110: SYSCLK divided by 256
     + {* r. J) k, d% r, i
103.                                                                 // 1111: SYSCLK divided by 512
     
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     8 P% z. u5 O9 s
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     2 G. G  S: a' C( \* P9 P
106.                                                                 // 00: Reserved, must be kept at reset value
     
107.                                                                 // 01: HSI16 selected as system clock
     ' |$ t5 t  o0 w: `
108.                                                                 // 10: HSE selected as system clock
     " r; Y- B9 b& f! h
109.                                                         ///        // 11: PLL selected as system clock
     : \: D1 M& q8 G3 l; G8 l
110.         ;

复制代码

下面是RCC寄存器：

1. void RCC_Init(void)
   7 f/ G) m9 w4 J0 T+ r8 g
2. {
   * y" G0 g6 V5 G! H* F7 [: G6 F! v' u. ~
3.         //--------------------------------------------------------------------------------------//
   4 i* R& `. _3 |& ~% S) ]* |
4.         //---------------------------------------- AHB1 ----------------------------------------//
   
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   : |4 h5 X/ h+ d  t) O" Z* j
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    " f9 d7 a* P( z$ S/ Y. W
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    / i2 b$ J) Z' l1 X
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    : }9 M6 G9 Z  d9 p3 q
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    ' ^- ]1 V' c( @3 p  G8 p
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    0 V% O& `+ F; Q6 e; B& J
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    ; b) Q  O8 A! \! {. s$ O" G  v' D. V( v
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    : F) g% \; t. m; P
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    ; }& e" X- l. g* n9 z( y) Z# U
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    
24.         
    3 r+ Z& U9 A5 E. n
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    ) C% C/ Q4 @) T
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    - o- t. G8 @$ w9 H5 o0 `+ @9 h+ b
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    : o0 q, j- H+ o( ~
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    ; ~) S: Z: |( }* L" y# b7 l+ Q2 J
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    
33.         ;
    
34.         //--------------------------------------------------------------------------------------//
    
35.         //---------------------------------------- AHB2 ----------------------------------------//
    
36.         //--------------------------------------------------------------------------------------//
    2 I/ E, F# M" m& p
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    8 [2 F: `; k* O5 [# r
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    5 c' P& l4 C: x- _7 J0 x
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    7 ?  R! Y  v8 v
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    3 |/ C& R1 y) w0 |8 `
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    # Q+ R: T3 J, _1 c8 ^9 h  v6 `- u
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    % j  Y0 d2 R. t! l3 ^0 b$ h
53.         ;
    % U$ J5 T: D2 |
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    & E9 F+ L0 R- K; J( @' Q
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    ; L) b# }; d6 [$ s
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    ) F! |# p+ E% n
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    7 k* G$ p$ c5 b" v
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    ; g" n$ c& @  v7 a) n% K/ s* k
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    - X8 q) p( z3 g
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
      W' m6 Z! ^3 F* |
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    ! l8 j' v, S4 E) @, n" q- V( ~
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    6 }: a% ]: ~" r7 t1 Z+ L
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    4 K3 }) m% P+ u5 H% _: y- ^
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    
70.         ;
    
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    8 i( ?1 v( O% f# C% O9 s# K
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    1 v/ [# ]$ M7 l' U, e2 ?4 f: t; @
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    ' i. D/ n& C4 T- m& D, G$ W  G" M
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    $ b1 ]) a" x* k3 i* d
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    6 b% g  y5 X! n
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    , \9 h& F! i/ \; N/ P% V
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    0 O$ e* H/ g% W
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    
86.         ;
    ) U. s0 |2 j' t  y( H
87.         //--------------------------------------------------------------------------------------//
    
88.         //---------------------------------------- AHB3 ----------------------------------------//
    " }: y6 n$ X8 w: N% J  ]
89.         //--------------------------------------------------------------------------------------//
    9 o3 d% b3 T- w: M
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    4 m$ g9 A( n5 {1 R5 a" R
93.         ;
    * \4 P2 l7 E( m
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    8 ?; ]7 n3 T; u% }5 a
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    6 ]: V5 V/ X  E  W$ s
97.         ;
    0 r0 O! l& C5 L& ^- w4 s% ?
98. 
    
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    ) a7 a* s4 o- ]- ?+ J6 U
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
       y# {7 |9 x+ p' ^4 ?8 X- S
103.         //--------------------------------------------------------------------------------------//
     
104.         //---------------------------------------- APB1 ----------------------------------------//
     ! ?, H; U8 \1 z+ Z& k! B
105.         //--------------------------------------------------------------------------------------//
     0 p8 K: x9 g" f4 B
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     5 q' ^: w$ Z7 s- y! Z5 |
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     + K8 T* v. {2 \, |* j9 Y4 X. q* Y
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     3 s) O4 f1 ?' O- U, W, P
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     & ~! ?0 c$ w' y0 k$ W  `  p" ~
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     " W  ?* r1 O. t
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     / T: R+ e2 U' |1 T, y' G9 O
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     1 S/ ?) F( |2 g$ X9 l8 Y% v/ r
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     6 ?- G7 r' n1 n8 q. D* q5 |
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     ( b' I0 k7 q6 D& C& m6 [
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     0 z% i& o2 N4 [) r1 a; _" T
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     ! m  c1 A" h$ D$ l) o3 w# @, y3 I
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     % L$ q2 s' t+ _- b) w3 q
127.         ;
     8 v( D, Z4 ~' E* m8 F  t
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     % R  A8 |% U. H! m" z
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     * c+ C1 d, y! Y* z7 Q4 q" }# j2 n
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     ! t  Y1 H7 v1 [$ j& c
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     $ A- p; X( b  o
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     " J7 |* D, T- g0 u8 P% P7 i, ]: l; x
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     # V  r% P9 n# A0 m
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     % P& L* W' v8 N+ j. N2 d
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     
149.         ;
     & {; A. }. @" ~0 S
150. 
     
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     4 A( x; ~' Q8 o+ p/ J" o* ]
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     ; r) y' O( N; ?3 f8 ^
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     ) C& q0 \. I/ [- A) h& x
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     " Z: y0 P$ X- T, Z- I- F, V$ J1 j# Y
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
       }2 d0 K) m, \& |& A
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     : @1 \& s2 v4 B( N- l3 ^# M; r
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     6 ?1 F" Z- i% Z" O+ E
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     9 d3 G) Q; ]* b
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
       c/ ^( l2 r! Y9 f: L& ?% Z9 I- o3 N
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     # q' X- Y* m3 J& A* R3 C
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     6 w2 a  A1 x# Z% s( R. N7 j+ W
174.         ;
     * o) Y' `* s! @# Q& c/ l
175. 
       F- Z1 Y- A/ q8 e0 n( C# }
176. 
     
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
       Z1 m2 g* I: l, n- n
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     # @% S" v' V- Q' L
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     ; }/ J, N5 h5 l% G) \: O
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     % M0 W6 g' R( B/ N
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     2 c( O) [6 v8 I5 S  m5 d
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     
186.         ;
     1 \' y$ o" o' i
187. 
     3 ]1 x5 V# ?; W- r
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     " G- K( B( ^8 f4 f8 U8 b4 Q6 E
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     3 v! t' z6 G9 A$ |! V/ _  Z
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     3 H& e6 m! G( }- z" V/ R
192.         ;
     
193.         //--------------------------------------------------------------------------------------//
     
194.         //---------------------------------------- APB2 ----------------------------------------//
     
195.         //--------------------------------------------------------------------------------------//
     , o+ G! A& Y$ Y5 i
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     ' T/ L  U; \5 U# J& }2 ^
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     0 r6 b' }) m3 b/ i
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     # h, K, U, s" q7 r/ Q
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     4 ~! Y# u( `. Q& @  g
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     1 N; o( s' y0 s( @# S  l+ }# m% F
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     ' p; Y. t" @; u: |6 I6 i: r
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     
209.         ;
     " Y" T: D( o, S% `5 e) y! a
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     # @2 E' B1 i1 b( Z0 U& d* ^
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
       G. k/ f# ~( l, _* ~' x# K4 b% R% j! Z
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     + l' @6 S& \2 Z4 z- a! W: k
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     2 b% w+ i% P: d5 c  o2 z
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     5 v  w  Y4 ]5 P( b( H7 w/ B! Z1 E
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     & R. ?9 U+ b; T6 X) J2 V
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     
223.         ;
     
224. 
     
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     * C+ m, u$ ?% b! o0 R. q
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     ; l9 V1 k: D- [, z0 {6 A8 }* u
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     & J( a  ?4 Q6 a% i$ @8 Q
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     7 P0 d+ j3 p2 S; r0 q
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     & }( F# t- J0 \* |& v2 a8 V) l
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     - Z7 x* f6 I( y2 A- l" M
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     # o! i6 {$ K; r
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     5 b0 F$ E7 x& F5 q7 D( l  T* d
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     8 X$ c: Q5 @( }, p4 j
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     , X+ v; Z& o+ J
238.         ;
     
239. }
     ; E4 H6 z. \$ h: o1 B* h

复制代码

3 r: v8 m& f7 e3 h0 [
- Q; ]/ W( i0 w6 p& A; @
0 M2 N- K& G) a# C3 W; K4 o1 j
6 f5 y6 c$ i8 p" M% [, C% B1 H9 h5 Y