编写基础RCC（Reset and Clock Control）
: W5 ]9 T+ N  M% j9 u7 c. W( {" ^1 \
8 K  J3 @% q9 O5 B7 p# F9 v

: ?! P8 [) N( e  @. j8 V6 E# p% d) V
AHB、APB1、APB2最大频率都是170MHz。
" y8 L4 c* Q( G% e& L

: k! @$ [1 H( v, B

* e6 S2 A7 V$ Q9 i

6 A( w( T. p* I3 p& M! h# u
时钟树
4 w8 a& p# x8 J, f
# J2 Z7 s, w( i( J7 {* U/ d

要想配置时钟首先必须要看明白时钟树。

PLL
" _5 h+ N( {7 L; o+ Z; S" {9 }! ^

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

6 U8 L$ k  f# k/ N手册上对PLL配置步骤如下图：

3 h8 T( I) o  U9 `* B) J

) {9 g7 `1 E' N' s; W6 n4 V首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
配置PLL的过程是：
0 j$ z! d$ O1 `; H- e

. M. L* V  n8 o

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  0 g+ T! C  V4 `# i: Y
  

5 k6 Z# A/ @) ]# P! P! N

PWR
) R6 d5 b5 |3 @% i5 m% Q1 W

在不同的工作频率下，对应的电源模式也不一样。

" y2 y' \1 t6 z, f可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
/ x! J, f( u1 fg474的电源模式与各个时钟频率对应关系如下表：

  d7 u6 J; i% J5 o- E4 J

, B# u; x3 Y# S1 x6 IPWR_CR1的VOS[1:0]对应Range2和Range1：
8 p. R# I& Z  b6 e  P6 H

4 P6 Y7 b+ [- U$ q# X( G& f& C& ^+ W

( C% N" P  e- _1 D# ~! g

至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：

g474的R1MODE位与SYSCLK的对应关系如下：

1 [8 B+ i+ [1 p+ t1 `$ ~2 {2 ~7 L

! a5 h3 W, B# v0 e3 L) i

" D) {3 W3 g& l

手册中还介绍了从range_normal切换到range_boost模式的步骤：

3 M3 }9 [/ \: s+ r' ^

& Y. C9 y6 U$ I& O2 H) l" Z& |
" d5 H+ B1 K; f4 K; L9 b

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  # f8 ]. S! ~; I2 I9 ^& ^
  

: C: F1 M+ x5 ~! `. a( Q
: Y) m  L" L5 f

FLASH
! s, U2 `: V6 N

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

上面提到range_normal切换到range_boost步骤里有这么一句：

6 p3 L! }2 {+ J% v$ L1 X5 A) z

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  
  

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

( c, z- x7 J9 @) I( p查阅手册找到这个寄存器：

5 J# B1 L# H' J4 F8 L  M

8 g+ g+ d6 ]% c, q: q' q

可以看到LATENCY在最低位：
+ X6 G+ D. K4 h7 j+ n% I

# i( E: T9 I! _1 X) J' H/ Q6 t

6 e# r2 f& G6 T: m# c" z

- J5 J  h+ j. Z  w% ~) S

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

8 K# E1 V3 d1 q% b  X

3 h+ x$ s5 d6 l: K$ ^

% D! W- c' A, v! \2 y; R

为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。

' O! P/ t5 F/ B

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

配置函数
: h4 @4 f1 G: Z8 }  R& E
) @6 B- d! ]( m+ r

有了上面的概念就可以进行编写时钟函数了。
步骤如下：

* `6 L( J% d6 u8 n. x: n

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  : x. m. x5 e0 g. r3 C3 R

# x, l& W0 J# t1 N6 ?! ^! b3 ?
% C8 T$ Q7 N) v  z6 c" K( b

1. u8 SYSCLK_140MHz(void)
   % m4 P! ?. b2 _
2. {
   
3.         u16 temp = 0x2000;
   
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   / m3 ?5 m. O8 ^
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
     l0 H) r* b# Y1 m
6.         if(!temp)//检查是否超时
   
7.         {
   
8.                 return FAILED;
   ) o. k* {: x8 B8 d% F7 ^1 J
9.         }
   
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    , O; ^- J& G6 F2 W
11.         temp = 0x2000;
    & J2 W) p4 v6 J2 L8 Y7 ?
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)//检查是否超时
    
14.         {
    
15.                 return FAILED;
    
16.         }
    6 g5 v9 ?. F) m6 e9 t  L+ |3 ?
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
      ^5 G8 K: h) P6 d
19.         temp = 0x2000;
    
20.         while(--temp);//等待AHB稳定
    
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    ! R4 T$ X; L" i' L* R- K3 k# F
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    5 x4 Z8 @2 j4 G/ R
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    . a) ]# H/ }7 l( V$ X
24.         temp = 0x2000;
    0 H# r; s  ^. Y9 \
25.         while(--temp);//等待系统稳定
    
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    ; s* i; ~4 \# ~  N# i& G! o
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    7 l! O( @9 ?6 b0 X! c
28.         temp = 0xf000;
    6 W8 a4 F2 ]3 z6 V' i
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    
30.         if(!temp)
    
31.         {
    
32.                 return FAILED;
    # S; c8 z1 Y0 s, J
33.         }
    ( V+ y! b$ ?& ]  P- t3 M
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    7 w  `: M, |* z# T
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    
36.         temp = 0xf000;
    2 r4 @( B, Z3 [( l5 ?
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    3 R* g% d" T* @
38.         if(temp)
    
39.         {
    
40.                 temp = 0;
    " ^$ R( G/ _1 J9 L* N! F% G$ n. f
41.                 while(--temp);//等待系统稳定
    ) f6 [" T, G) r! B
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    1 r! R" [1 r  w( `) |! Q4 P, p
43.                 return SUCCEED;
    # [/ C9 D. |" l
44.         }
    
45.         else
    
46.         {
    
47.                 return FAILED;
    
48.         }        
    4 T1 T8 b; ^9 r1 C; }1 n
49. }

复制代码

% @+ [" U/ t: m

然后就配置结束了，通过定时器验证确实为170MHz。

% P, w/ |' o; Y/ e3 }

6 j/ T9 T0 l6 Y& s3 P! ~

附录：RCC寄存器
+ F% ?/ I- C3 }0 B7 b* l

最后：

附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

1. //================================RCC->CR========================================
   0 f% x8 U$ x6 s2 M& D
2.         RCC->CR |= 0                //default: 0x0000 0063
   / n" s4 u0 I6 B$ U$ [3 a- T
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   4 K; \' G1 ]" Y* H, W
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   ) ]; y! k4 |' H/ G( V) l
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   + g1 R: K( J; E* i5 `2 `5 j  H
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    8 e( [' m8 [6 R
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    " k$ H; F, @+ l
12.         ;
    
13. 
    
14. //================================RCC->PLLCFGR ========================================
    6 `0 L1 d5 l2 i9 b% a3 e
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    ( F" W" y6 o8 D
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    
18.                                                                 // 00001: Reserved.
    $ F9 `  T9 d/ s7 h
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    
20.                                                                 // ....
    
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    & ?# G' n9 _; H9 b
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    
25.                                                                 // 10: PLLR = 6
    
26.                                                                 // 11: PLLR = 8
    
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    / z7 R$ n4 A) b8 u: X
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    & U& N6 H1 ?/ H( ~
31.                                                                 // 0: PLLP = 7
    3 `. D, B/ Q9 [! t9 n
32.                                                                 // 1: PLLP = 17
    ( ^* h7 |+ @5 k: ^7 x9 `0 }. C
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    
34.         //----------------------- VCO = 280MHz
    
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    
38.                                                                 // ...
    
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    / X5 c( ?) f, p9 |9 f1 @: e
40.                                                                 // 0001000: PLLN = 8
    / `, L) ~; }4 d/ Y7 _; B  Z; r
41.                                                                 // 0001001: PLLN = 9
    
42.                                                                 // ...
      M- C& s. K7 N7 ^2 l7 w
43.                                                                 // 1111111: PLLN = 127
    . d: F0 G3 e8 Q2 F
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    ) Z6 b3 X8 S8 m7 t1 S0 G9 @4 ?
46.                                                         ///        // 0001: PLLM = 2
    
47.                                                                 // 0010: PLLM = 3
    $ M$ f- y3 z$ _- Y! g
48.                                                                 // 0011: PLLM = 4
    
49.                                                                 // 0100: PLLM = 5
    
50.                                                                 // 0101: PLLM = 6
    
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    1 s5 M6 M" j" S0 Y* [0 i7 p; T4 C
53.                                                                 // 1000: PLLSYSM = 9
    . A. I. Z* L2 ~4 R/ U
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    
57.                                                                 // 00: No clock sent to PLL
    
58.                                                                 // 01: No clock sent to PLL
    6 P& B( A' C6 q, d1 |
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    " [% h. ~; z/ i0 [" ]4 F  B) `
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    
61.         ;
    
62. 
    1 Z) F* T, b' A9 i  c+ {8 M# u8 P) V* k
63. //================================RCC->CFGR========================================
    
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    4 P! M" k7 F0 t' c
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    . z$ J7 j# @9 y
66.                                                                 // 000: MCO is divided by 1
    
67.                                                                 // 001: MCO is divided by 2
    
68.                                                                 // 010: MCO is divided by 4
    2 j" W  }( p+ d. B
69.                                                                 // 011: MCO is divided by 8
    7 o. ?" o5 I9 h2 V+ [5 Y5 k  ^
70.                                                                 // 100: MCO is divided by 16
    2 f" A3 n/ b! D) C% N0 }! o) F0 r
71.                                                                 // Others: not allowed
    ; G" e$ \9 f' B
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    * U! J" x+ Q# D$ i6 y
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    ( \; I5 ?3 ?1 q9 R7 K: l, G9 s: T7 F
74.                                                                 // 0001: SYSCLK system clock selected
    4 l, C) t7 _; v) [8 L4 k9 k8 l: W4 z
75.                                                                 // 0010: Reserved, must be kept at reset value
    
76.                                                                 // 0011: HSI16 clock selected
    
77.                                                                 // 0100: HSE clock selected
    
78.                                                                 // 0101: Main PLL clock selected
    
79.                                                                 // 0110: LSI clock selected
    
80.                                                                 // 0111: LSE clock selected
    ( y9 l8 J4 |5 g1 _0 r- P( c: j
81.                                                                 // 1000: Internal HSI48 clock selected
    . d$ N% a* H7 n' r
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    : x1 j7 M% \+ k$ C- Z7 x8 Z
83.                                                                 // 0xx: HCLK not divided
    
84.                                                                 // 100: HCLK divided by 2
    
85.                                                                 // 101: HCLK divided by 4
    6 G; y( p7 g- o" i) O* X% P
86.                                                                 // 110: HCLK divided by 8
    
87.                                                                 // 111: HCLK divided by 16
    % Z8 C# x3 U% |, D. {
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    3 U8 a3 Z& _6 W
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    
91.                                                                 // 101: HCLK divided by 4
    
92.                                                                 // 110: HCLK divided by 8
    " A1 Y0 U/ T' A2 Z
93.                                                                 // 111: HCLK divided by 16
    
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    1 ^! Y0 b! a, x, m$ v/ _$ h7 v
95.                                                                 // 0xxx: SYSCLK not divided
    
96.                                                                 // 1000: SYSCLK divided by 2
    
97.                                                                 // 1001: SYSCLK divided by 4
    
98.                                                                 // 1010: SYSCLK divided by 8
    
99.                                                                 // 1011: SYSCLK divided by 16
    
100.                                                                 // 1100: SYSCLK divided by 64
     
101.                                                                 // 1101: SYSCLK divided by 128
     
102.                                                                 // 1110: SYSCLK divided by 256
     ) h$ X4 j" J! v4 C
103.                                                                 // 1111: SYSCLK divided by 512
     
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     
106.                                                                 // 00: Reserved, must be kept at reset value
     
107.                                                                 // 01: HSI16 selected as system clock
     
108.                                                                 // 10: HSE selected as system clock
     ! b6 Q  O5 Q; J- U/ j& d8 e
109.                                                         ///        // 11: PLL selected as system clock
     
110.         ;

复制代码

下面是RCC寄存器：

% P4 P4 {, g5 w# e3 R; g, U

1. void RCC_Init(void)
   ) a$ `3 M5 {5 n/ o
2. {
   0 d) y8 Q* T5 o6 K8 m/ R/ {! m
3.         //--------------------------------------------------------------------------------------//
   : Q  J: Y+ G1 w) V$ H8 D
4.         //---------------------------------------- AHB1 ----------------------------------------//
   ; i% q0 p. \/ L4 X1 F
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   9 D2 ^4 L6 z7 }6 h3 Q' k
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    ! \3 k8 v" j% m9 o8 ?9 k
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    0 V$ ]3 d- o1 y( q. q
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    ' i( K  ~4 w$ z! J0 P
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    1 l; U5 Y  J9 t; B, E7 R3 q" v
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    % n8 o6 o5 a6 S1 ~: |  B
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    4 W8 j# s! o! b2 v9 [( \
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    ( O$ u6 z: x1 J4 G; f9 T
24.         
    
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    * m. g7 A/ F! M: ]: D+ L$ h) d
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    4 C" E" n4 D. X$ h9 D1 |
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    ( u' `# D& ^/ p1 S) J$ h3 |
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    
33.         ;
    
34.         //--------------------------------------------------------------------------------------//
    & |0 r7 O( m7 F
35.         //---------------------------------------- AHB2 ----------------------------------------//
    ' i8 @+ }5 g3 F, S2 h4 A
36.         //--------------------------------------------------------------------------------------//
    1 c/ V  I7 N5 O& z; H
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    - M: O$ i( Z5 s' ^/ V1 }: O: Z/ F
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    $ H2 g9 c8 U9 a# E- v) _6 r& @
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    $ ^" a, s5 m/ L
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    ( w2 n( F/ S; W! t7 v5 Q
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    ; z( Q  w7 R" t/ h1 s; d
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
      v1 x" Q" s( n' a
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    / c& ]5 Z0 {& D7 `+ [
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    ! i6 y4 n1 w" F6 A7 j( C2 H
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    
53.         ;
    / j$ Z. s9 g$ O# q
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
      T( t0 A) @$ n* h
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    ! y0 J6 l- H0 k# p
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    / q3 J( |7 w1 Z0 O& z
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    5 f% U7 o, T7 V. @1 Y* e
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    0 w1 h* k9 T/ A5 Z; c0 Z
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    1 d0 H* w& s# j  |: x5 d
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    , e4 J$ I' r" W. V" Q! l
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    7 Z& n7 v# w  R6 e
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    
70.         ;
    & F9 I, a, ]  Q2 X, E% @- F7 p$ f
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    9 |7 I( l) j: _; K2 ^
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    + Q( F, S; X! L' y$ N. |
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    & J; M7 h5 o& ?" ~6 a
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    2 _9 n7 G: {6 B7 D" b7 K  x) Z
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    3 Z" i3 }% j, O" h- R$ F
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    # R+ x* W% M% ?" T5 A1 D% d
86.         ;
    
87.         //--------------------------------------------------------------------------------------//
    ; N6 \$ k; w$ g3 P  j  G+ g2 ~
88.         //---------------------------------------- AHB3 ----------------------------------------//
    
89.         //--------------------------------------------------------------------------------------//
    7 U. G7 D5 s7 K- G
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    ( f. l9 P6 V& E( j8 E# x$ X6 \
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    ! w6 Z$ a1 N0 r+ P
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    7 U+ J0 N' B4 E) \  g8 Q
93.         ;
    * v( M' k0 y' f) J: a
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    5 U: B& x( |* K/ V1 E7 r: G! L
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    
97.         ;
    
98. 
    
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    7 _9 S/ _" x1 d' r
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     3 E/ [$ K4 j7 u
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
     
103.         //--------------------------------------------------------------------------------------//
     , x$ M* B) i0 a! u$ M- z0 ^
104.         //---------------------------------------- APB1 ----------------------------------------//
     8 o* c$ g) c% m
105.         //--------------------------------------------------------------------------------------//
     8 G6 T! \# Q  X0 y8 i# y
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     - a" }1 z  y* c' n
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     2 P8 |5 p: X6 s9 k
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     , k; A1 F1 X6 ]5 N' [2 j6 t" m# u
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     2 m, ?/ i$ S, [
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     % b' T$ u& J1 E' Y6 W
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     ' [6 \  [- k4 \1 O% ^2 z5 B  l
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     : i4 X" D3 b: @  T! n6 q9 \
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     % {3 s5 r. T7 u/ y# ]' M* l
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     8 x& W+ W" a% V. V/ C  d
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     # g/ U  D) ~7 h) F( l: _) \
127.         ;
     
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     & F  M5 A) Y: B$ u* j
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     % Q, P: I2 j0 L% b# n" y/ M
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     3 w7 C3 P4 _7 |9 F
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     2 y" R% b# ^0 S8 \
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
       F# ]' ^" x7 e+ ?0 E+ }3 b
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     , |. w, X& s+ y
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
       L( {. p9 D" Q" E6 Y2 S
149.         ;
     ; b2 q  L) c! [; f" j* S5 m
150. 
     3 T3 j' T- q1 |2 L6 E! q; [
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     ' `8 e# h- x3 S5 ^# z
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     5 q) S. ?1 d; W7 b. [
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     + k( _! P( w& ^& y
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     7 u3 x! W4 w+ V* S  z+ C$ Y0 j4 P
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     % y7 R! `4 P4 K+ h. H
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     1 e) I7 i) Y/ t6 d# d
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     1 q& F9 H! Y4 \' f
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     3 W# D+ u, Q/ q7 Q5 a- F
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     # F. E3 L5 B  g2 W; _4 |! F8 {
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     2 _: R" z, q4 c: m4 S5 L& M/ y3 F+ v
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     
175. 
     5 B3 @8 R; _1 O$ m
176. 
     ) c1 \  L5 R; E8 E5 z
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     . ~4 V/ Y+ o. Q. k: b1 G* P
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     ; ^& f1 [+ f& [" P  q6 S( F
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     2 C. T8 h, G2 j0 L5 Q+ \7 r) f% V9 g
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     2 k. _& L  U, [0 u
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     
186.         ;
     " _0 t9 ~6 H) `/ O0 i. S
187. 
       C- X- q% p* z5 H) T. h
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     
193.         //--------------------------------------------------------------------------------------//
     ! P: P; y4 c  k/ X: z: z' o9 R
194.         //---------------------------------------- APB2 ----------------------------------------//
     
195.         //--------------------------------------------------------------------------------------//
     
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     ; D3 d/ j& s' Y
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     : ?9 F' s  }& @( n5 h. I8 j
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     ! y5 |3 {6 V! P4 b& x0 r4 z
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     , G5 r7 d& t; L% K' }; Q
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     9 x$ e- K, ^$ x$ M- p, ?7 d4 z
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     * p8 M- y) v) d; t4 W
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     ) Z! W( e' _$ @. ]. y
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     2 Y1 y$ f" T5 X, n4 i
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     
209.         ;
     
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     " E2 J9 B6 c- ?8 ]- [
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     & c7 h$ P, v. ]* C# B
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     0 Y4 Y1 t3 N) i+ c! _+ D
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     7 D6 \7 i7 I* L8 t5 |1 O3 N
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     * @5 ]; h# F  ?) p% f5 U
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     2 e- z/ u; ^1 u: O. v: {% d
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     * D0 ?4 p' T; E  p9 v8 V' r% C5 I
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     ( r7 T6 S' T7 W3 e
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     
223.         ;
     
224. 
     
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     , H0 B2 w) R5 U7 O4 F
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     ) a0 j+ H9 F6 G7 \, j3 q2 o
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     9 T* k- y# b' H0 z8 P
238.         ;
       P) f' V2 b8 d0 s7 F
239. }
     

复制代码

0 b! U1 [2 @9 u) Q
+ a+ l, ?9 U3 c$ _1 `7 P
, ~  S0 Y& R6 q$ H3 V& P
# G, y/ W7 C: _% l8 X( V: w