编写基础RCC（Reset and Clock Control）
# q" r# T) Z' J$ z7 A
; S# h6 V. M* U6 a% {' F0 j6 K: x

& g, n" X$ v5 H, L( ]3 }* A
AHB、APB1、APB2最大频率都是170MHz。
! Q7 w+ c: y2 N

+ R5 l6 H+ F8 }4 X$ L' G; h. b* e: {# ]
时钟树

要想配置时钟首先必须要看明白时钟树。
) d1 d) k  Z8 W6 Y) n; ^- k  y

' Z0 s, {. w6 X6 s9 W0 |  s' @
3 w3 E; Q/ y  y. ^
PLL
! k; P. i, z, a, X, ^7 S
$ @5 b5 U/ }1 f6 z& t. {

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

8 K+ X  }: F& E. Y3 r, @  e手册上对PLL配置步骤如下图：

$ G: x* F. J3 m6 O: H' ]

, {7 C# Z5 ~. j6 N首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
/ k  J, ~& K3 P2 J  U3 R% k! E- X配置PLL的过程是：
$ y  K/ Y2 [0 [3 i

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  6 z$ D) O2 ?9 A$ ~8 o4 l9 s
  

. a  X7 t0 s0 L1 }. L% z9 ^0 {

PWR

/ `3 X0 ~) W$ I: M# P! Z

在不同的工作频率下，对应的电源模式也不一样。

( K: E8 }1 ^* x3 Y) ?  h( P可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
5 x; z: e* \9 T( ug474的电源模式与各个时钟频率对应关系如下表：

+ Z4 X" K7 h" C- ?$ U( n2 u9 ^$ `

" [" S6 ~  O& ]/ B  ^

6 J# P7 t6 T: A' WPWR_CR1的VOS[1:0]对应Range2和Range1：

1 |' |$ L( s4 m

至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：

) d6 \1 F% @0 Q" ^0 M7 c

7 g& a" v' p2 B; e5 x, v2 sg474的R1MODE位与SYSCLK的对应关系如下：
8 Y- {  o2 }. \% Q* X

5 A. ]& A" B5 J& j8 v

手册中还介绍了从range_normal切换到range_boost模式的步骤：
# \. j' J% ~1 I$ J$ W

! j0 J/ y7 }( m! \4 a; D

+ r. S4 O) K4 I% G# j; g) c

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  ! I0 @/ h) _" L
  3 H( I' \1 Z, l% Q/ [1 [, \9 `: ^9 N

2 }, K3 {4 L; x* ]: @
$ l; @' I' Z' [0 ?9 r3 R3 Z% x

FLASH

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

上面提到range_normal切换到range_boost步骤里有这么一句：

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  
  

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

查阅手册找到这个寄存器：

% y2 ?: f( w% d) C# }1 v

1 j; P, b$ V7 w; |2 _: M$ S6 ^: r

) Z; u7 k2 q1 u5 _* }

可以看到LATENCY在最低位：

2 H6 V) @. q* I( \

$ u8 t+ e+ Y1 ~: R+ d

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

. W& U; F. g$ {; O

8 ^- ~" t3 C5 ~' Y# v

为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。
5 a3 L7 o9 O1 A5 O# _

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

配置函数

有了上面的概念就可以进行编写时钟函数了。
步骤如下：

  g: |, e( @  ]7 `; O# r

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  

9 U8 T# K4 a2 n7 j. v+ ?
; ?/ }2 L$ `+ k% p( ~* G

1. u8 SYSCLK_140MHz(void)
   + q6 w8 P5 M! i% V
2. {
   2 T, K& T9 w' w( O, s/ S
3.         u16 temp = 0x2000;
   
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   
6.         if(!temp)//检查是否超时
   
7.         {
   
8.                 return FAILED;
   * l  ~0 f- M' A4 }) o/ N8 L
9.         }
   1 F$ w! e3 m! M7 J7 X5 I& g! d, j
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    
11.         temp = 0x2000;
    6 t2 j9 l8 k& T  L0 S2 L
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    , l' V' D, b( J, j9 E' n
13.         if(!temp)//检查是否超时
    
14.         {
    
15.                 return FAILED;
    
16.         }
      O# u1 }9 w' u  a7 P
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    1 M( X- {% o% D% L. U  w% v* N
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    6 S* C- I5 c2 A! r* M
19.         temp = 0x2000;
    $ ~* @  O% \" _: w' v- B
20.         while(--temp);//等待AHB稳定
    
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    ) r  b! c% v# r4 V; f5 ^
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
      D) \1 N) W# S
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    0 r7 K/ N3 Q, k$ ^
24.         temp = 0x2000;
    
25.         while(--temp);//等待系统稳定
    
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    : D& o9 `& e* ]" T7 H; N5 c' B
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    
28.         temp = 0xf000;
    
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    : _' x9 J1 f5 I6 e4 c7 G3 A2 @: ]
30.         if(!temp)
    4 d! r6 x7 B  T4 {/ \
31.         {
    
32.                 return FAILED;
    
33.         }
    
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    : g1 b/ J" u  |
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    1 G) E& Y. v( F5 x. ~9 E2 r0 W  p
36.         temp = 0xf000;
    
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    
38.         if(temp)
    4 i, Q3 t" L+ I# v. f! H* K
39.         {
    
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    . S( z* b5 j% ^5 C) E+ E( G
43.                 return SUCCEED;
    
44.         }
    3 `; \5 X/ `5 Q# E1 `4 W
45.         else
    
46.         {
    
47.                 return FAILED;
    
48.         }        
    
49. }

复制代码

$ r( G- T0 g  i1 u

然后就配置结束了，通过定时器验证确实为170MHz。

附录：RCC寄存器
$ U0 Q" b! m1 b1 l

最后：

$ x( Q1 q. `# l0 I附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

4 I7 w- M; G& O' ~) G+ x

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   ; ~  \9 O. g. S3 r
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   4 R3 X8 `/ j/ Q. Z* F/ _  Z6 n
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   1 i5 N$ B" Q1 s& j6 s! |. X0 ]
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   9 d% f/ l1 V, ]$ r
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   % j) O$ c  r0 H; W5 @$ g) l
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    # C4 W% \. l1 _, h$ Z. A
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    0 F8 W6 r/ W/ ~- D( M* F
12.         ;
    
13. 
    
14. //================================RCC->PLLCFGR ========================================
    $ S* W4 V& C" f
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    . }& ?1 F+ Z) w
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    
18.                                                                 // 00001: Reserved.
    
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    ' w* s, R" f5 \% w: y
20.                                                                 // ....
    
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    
23.                                                         ///        // 00: PLLR = 2
    2 w) C7 V' @+ ?) ~
24.                                                                 // 01: PLLR = 4
    % Q& G$ e+ i% z3 u: C4 h
25.                                                                 // 10: PLLR = 6
    # w* I; o7 |/ l9 ~
26.                                                                 // 11: PLLR = 8
    
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    8 ]; t, ]3 j* _% b3 Y
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    2 ]( B6 d$ e- g8 w8 }6 [: e; Y2 F! ?" r
31.                                                                 // 0: PLLP = 7
    1 t! t6 k/ ?! Y" s! Q& O" _6 y
32.                                                                 // 1: PLLP = 17
    
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    
34.         //----------------------- VCO = 280MHz
    ! a/ t+ }1 t. n. G, Z( p/ o
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    
38.                                                                 // ...
    ) a9 n  t8 U# b  Z
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    3 u8 Q  q1 Q# t& V5 j0 r
42.                                                                 // ...
    
43.                                                                 // 1111111: PLLN = 127
    
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    ; [& _; O/ d, w; Q4 s  z+ y
46.                                                         ///        // 0001: PLLM = 2
    
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    " T. T. B: m/ o1 h6 }; u& o1 \2 x
49.                                                                 // 0100: PLLM = 5
    
50.                                                                 // 0101: PLLM = 6
    
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    
57.                                                                 // 00: No clock sent to PLL
    # M! y" ?& H" f7 B+ [7 O  Q6 J8 V
58.                                                                 // 01: No clock sent to PLL
    
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    
61.         ;
    & A. ?/ m! S; O! Z! B8 F. r
62. 
    4 ?* \1 H9 g& P
63. //================================RCC->CFGR========================================
    
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    8 p* [* q/ Z$ P. F# Z
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    
66.                                                                 // 000: MCO is divided by 1
    8 o. V2 Y& z* W; Z7 j- [
67.                                                                 // 001: MCO is divided by 2
    
68.                                                                 // 010: MCO is divided by 4
    2 S5 v6 x; U: _& g3 q8 G9 Z
69.                                                                 // 011: MCO is divided by 8
    
70.                                                                 // 100: MCO is divided by 16
    
71.                                                                 // Others: not allowed
    
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    ; v( D' {* i. X" m3 G! G1 _
73.                                                                 // 0000: MCO output disabled, no clock on MCO
      p/ {: P6 b' e2 c8 M, b% y" s) L
74.                                                                 // 0001: SYSCLK system clock selected
    5 |( V; o& v; W5 V+ o- C
75.                                                                 // 0010: Reserved, must be kept at reset value
    5 U' D. `; G4 F8 W) \
76.                                                                 // 0011: HSI16 clock selected
    0 p) Q, I- H6 v  ]7 M; a+ P3 R' T
77.                                                                 // 0100: HSE clock selected
    
78.                                                                 // 0101: Main PLL clock selected
    % U; ?  f& b  ^! S
79.                                                                 // 0110: LSI clock selected
    
80.                                                                 // 0111: LSE clock selected
    
81.                                                                 // 1000: Internal HSI48 clock selected
    0 M; ?5 P& m7 I' v. k% A/ C
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    
83.                                                                 // 0xx: HCLK not divided
    9 D9 @: ~$ L2 f, Z/ F' @
84.                                                                 // 100: HCLK divided by 2
    
85.                                                                 // 101: HCLK divided by 4
    ( ]4 B1 L! l6 L; ]! n
86.                                                                 // 110: HCLK divided by 8
    " h# D3 d  ]4 Z, V" Z- K# `
87.                                                                 // 111: HCLK divided by 16
    - }" ~0 Z6 l4 p* A$ A
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    0 t7 p1 h4 C* C& n
91.                                                                 // 101: HCLK divided by 4
    - W5 ], j3 m! O; N; p9 S
92.                                                                 // 110: HCLK divided by 8
    
93.                                                                 // 111: HCLK divided by 16
    , O8 c1 F( \. ]* R, `
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    
95.                                                                 // 0xxx: SYSCLK not divided
    ' n) y7 P. b& C
96.                                                                 // 1000: SYSCLK divided by 2
    : ~& O) T8 |0 M! v4 z4 x! j( M
97.                                                                 // 1001: SYSCLK divided by 4
    
98.                                                                 // 1010: SYSCLK divided by 8
    9 P- k- f7 q' k, M1 _
99.                                                                 // 1011: SYSCLK divided by 16
    2 N3 B* |7 h& t% ]! q- z- I
100.                                                                 // 1100: SYSCLK divided by 64
     - ]9 W! K- C( V/ K' E. t2 I/ F+ i; D
101.                                                                 // 1101: SYSCLK divided by 128
     
102.                                                                 // 1110: SYSCLK divided by 256
     ; c$ x6 ^' s/ A" f0 W
103.                                                                 // 1111: SYSCLK divided by 512
     
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     ) Y- @* d/ E; U; z1 e& W9 Q" F
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     8 `0 s5 v1 R2 g, D; _" E9 |
106.                                                                 // 00: Reserved, must be kept at reset value
     
107.                                                                 // 01: HSI16 selected as system clock
     
108.                                                                 // 10: HSE selected as system clock
     + d5 }# q8 t( T
109.                                                         ///        // 11: PLL selected as system clock
     8 w' ?9 ?% J: s/ J
110.         ;

复制代码

下面是RCC寄存器：

1. void RCC_Init(void)
   ! x, J7 Q! u: x( \
2. {
   
3.         //--------------------------------------------------------------------------------------//
   % k( A1 D& `6 y* D8 b5 M6 l
4.         //---------------------------------------- AHB1 ----------------------------------------//
   ! f, p+ o! z4 P! k2 s
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   " \6 p8 }0 U2 p1 x% n/ \1 V
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    - ~: \! \0 t: C$ b+ a. ?) y4 M
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    1 }2 D4 ?. m' j! c; N% z' i2 P
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    & C$ r( U4 N- {2 I
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    # w( w8 A' R7 o" g) t4 S, f- V6 p
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    - f6 @# t, {' H2 u. H
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    % I" u( y6 X2 a. x5 E1 S0 s8 Y
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    - J8 A0 b, _6 R6 P5 a7 K* X
24.         
    1 Q- a, s5 O1 Q4 [) u9 v; \
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    7 y' W# r% W# K* j/ C
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    / X9 O5 h( J" P+ ~, h4 _
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    ! _5 f5 Z+ m3 q6 q1 H' N
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    3 k! g8 g0 s8 \' d- F1 r2 Z
33.         ;
    / `& y, F" G5 a$ q
34.         //--------------------------------------------------------------------------------------//
    % I* h! o0 m/ U! Q
35.         //---------------------------------------- AHB2 ----------------------------------------//
    & A. e+ S0 v" c$ G
36.         //--------------------------------------------------------------------------------------//
    0 W. t- Z" O' {6 ~" v
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    & E4 v6 T' v# M! y' Z: B1 l/ q
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    & ~1 N# r$ u; t8 H3 o4 l- `; p, e- X
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    ! U5 v/ \6 v- j7 S- E
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    ) d" H( _7 A' G/ R1 v+ a
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    ' H: ?2 z- W  w8 A* Z! g
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    " v. o# k1 ^. C( w9 m6 ^
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    ) S6 O0 t" V- Q
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    0 I, X3 {7 F/ A/ r0 Y9 b
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    # Q7 [& t' F8 z
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    ' P  X4 H/ Y/ o5 Y
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    
53.         ;
    4 I2 n6 T) b" p% [6 M% E! k# v& }
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
      a  i/ Q9 r' U. b
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    : T1 t/ G+ _/ W" D& V  ?
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    # ?4 r% u3 r' r2 x) w& S! j7 Q3 i
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    $ L3 l' S! i$ K" g, @1 ?
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    * e; k+ l7 b0 v( u! j$ s
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    0 G' l* m  K7 ?' E7 ?
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    6 c" y, z' |1 Q
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    
70.         ;
    6 B& o: p3 w& \+ G  a3 K
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    $ i# P' U: n; j! X  O- w0 n+ s3 }
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    7 E/ x1 N2 A7 v) W4 x. j
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    ) `) E6 n9 y" _9 ]
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    : q0 G8 |" z; H
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    : Q8 y1 D. C/ ]
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    7 [' {; {! _( _( N- |" m
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    $ e+ H& j7 \) ^  Q' R" G2 \/ Z
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    
86.         ;
    : S$ d1 `4 k0 C# N+ j; ]  r
87.         //--------------------------------------------------------------------------------------//
    
88.         //---------------------------------------- AHB3 ----------------------------------------//
    + M; L% I7 g7 N! `7 H% `
89.         //--------------------------------------------------------------------------------------//
    3 k" c, y2 z/ U  U8 q5 \
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    / G5 {* _' L8 D0 t
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    + }3 B% N7 f. R" b. E
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    # i  V. _2 p2 i5 _  S
97.         ;
    " N: m2 Q* E5 p' j0 V: i
98. 
    
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    3 h3 Y$ v1 Z% K
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     ; \+ S" Q+ F) @8 _+ V  ~
102.         ;
     " [+ F/ T) _2 @: k9 q; w2 A
103.         //--------------------------------------------------------------------------------------//
     0 X' H$ B% {% W; K5 y( P! F& R/ U
104.         //---------------------------------------- APB1 ----------------------------------------//
     5 Q: z! a, [# S$ l* R! w  A
105.         //--------------------------------------------------------------------------------------//
     
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     + ~" U3 x& p$ D5 L8 F
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     ' ^7 y0 Q, S! I
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     " r- J* \  A3 ~! i( v' g. q
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     ( `0 C& }$ X) c4 k2 x$ j- P
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     8 \3 A* w$ \9 M6 l/ _
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     2 R. r! Z+ X$ ~+ V
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     0 f1 O9 {: k. q  {) D& d" ^+ U
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     . {" n; d& c: m+ o% c8 [/ ?) x
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     3 ^2 j# b4 j4 y( n
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     1 Z" M( F# N7 G* ^6 V6 r5 J6 q8 V
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     + `7 ]* _; [* [0 _. F. B2 m3 R
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     8 L0 a" k2 R0 @: u$ m  L
127.         ;
     3 |6 Z  v" U# r" `
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     - G, ]- ?& a1 y6 I% \
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     ) l; S% f4 M! q! U
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     ( R1 `4 R& D$ s% F$ O
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
       k( ]! Q! B# B
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     # ]. ?% A. R; ^( Z+ q
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     / Z4 f0 h9 n7 O# Q2 k& u
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     5 s- x9 V5 ?, |9 [' r; y4 }6 ]$ g: J
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     
149.         ;
     
150. 
     
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     ! X8 \2 h. z0 |) Z
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     0 t( t9 p8 s5 o6 J$ p3 C( ~8 l# _
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     / p' z: A! Q$ V( ?' @; z. P6 s
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     3 R6 ?1 K; F: J1 D# F% Y  _
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     8 {6 i4 I, ~' Y0 F7 Z
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     9 W* V0 u  A  U4 b8 q  V( C
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     - v7 y# o- A. _, [1 E2 z
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     , P5 J0 |( \" P8 Z& L* _( @/ L0 A
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     - L7 g1 {& {0 `6 A9 n
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     ! B" z5 V3 |' t: u
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     1 G$ [& b$ G1 y( |
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     # D2 D. H$ n9 B2 c& V+ M
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     & M! t( I, g! c2 r& B; H4 k3 t
175. 
     ) r7 t$ r; E! H/ k: z& _
176. 
     " K9 u; a$ V# S) Q3 k- V; Z
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     4 m5 \. d9 `* o3 y+ X. h; Q
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     * |: H% @2 A* f3 f
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     , U/ N9 O/ z; b- ^3 i: v# Y- q, C
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     . o3 m. q  G9 E. V8 M3 j6 }
186.         ;
     
187. 
     
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     4 q9 b$ J) @2 U. Q6 X4 ]& s
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     ; f% {) ]& x8 b2 r9 Y0 c, R
193.         //--------------------------------------------------------------------------------------//
     
194.         //---------------------------------------- APB2 ----------------------------------------//
     
195.         //--------------------------------------------------------------------------------------//
     , R: F2 @# E+ g# T0 E' u
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     * G0 Z6 k* H5 K( g1 g# v, z1 S: B
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     3 u! Y, u# ^' f, W6 L
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     * _$ z: L0 {. e6 J
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     3 m- n7 k, ^  [8 W
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     
209.         ;
     
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     , d* Y  c. Y5 _$ t' K
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     ' V% w6 G9 t7 s0 t
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     ; B0 n6 Z3 D+ m0 d) q3 q
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     8 y* A4 e' A8 A5 `' a) O* S9 n3 X
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     # x8 F% n9 _! D. ~: F
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     
223.         ;
     
224. 
     / {. Q8 p: ]9 F1 s+ ?7 N
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     - ^& ]9 w4 T5 c, W& ]9 L. j  L
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     ( R9 x- b% e+ M
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     ! v* k# T) F/ v8 A
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     - f' S% h; r' d) U4 u0 C
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     6 t3 ]0 A7 T( K/ v4 i/ ^
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     # D6 I5 F8 |9 f$ o5 \! D9 _: \; D
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     ! p" m4 x5 e( m. i7 x& j# E
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     ' U6 D* L* T* q. k" Y
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     
238.         ;
     * B- t( D9 G7 S9 u
239. }
     

复制代码

2 F8 I; |" G3 e! _
$ k: ~5 K. U* H, U# b
: ^3 ^% i$ P% Q. o3 o7 D& M8 v