编写基础RCC（Reset and Clock Control）

AHB、APB1、APB2最大频率都是170MHz。

6 Y% L, N* a5 a& `: D" R* A

7 @$ W' }, W" u: L

) S9 i; k4 i# ]: k4 C+ n
' M8 z5 H9 J7 N时钟树
% W* i( t: u) \: W9 l7 O

要想配置时钟首先必须要看明白时钟树。
$ q  M. n9 {4 Y2 ]7 A6 A

4 _4 U( D% o5 nPLL
+ b1 ]! q, P. i

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

9 v# K" J: b: C4 ?手册上对PLL配置步骤如下图：

* f/ C# p7 j$ x8 Y$ j/ J: g6 T9 }9 C

! w+ E9 _) C* Z- q3 V( g, f& A首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
6 p4 J2 k/ t- |7 q, O配置PLL的过程是：
$ k( L1 V& A) C& s

: s4 n# X) z- L  a( a# h

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  
    [6 `3 v1 _+ g) v# g

( A4 O: q/ e- q$ C: d: l! [' T

PWR
8 K. q! h6 |* K  y0 j7 P9 b2 j7 G2 b

在不同的工作频率下，对应的电源模式也不一样。

: U$ C2 }7 A/ E( Y1 V可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
g474的电源模式与各个时钟频率对应关系如下表：

  f. X' ^' t$ ~9 k; E$ u

* P( _8 _7 E# N7 g! ^+ s

$ D$ s$ ?2 b# m' V  {

, Z- B% W0 s9 O" N% p+ l7 QPWR_CR1的VOS[1:0]对应Range2和Range1：
# ?3 i: b/ S& L* X2 K  O

+ \* a0 X3 ~7 n/ o) P

2 u* D0 p9 [/ p# x至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：

" t- U: n+ [) h

( V+ t3 }" v8 d

g474的R1MODE位与SYSCLK的对应关系如下：
, ^% T  i& z2 M$ F! C0 P# J

4 n) M& {9 Q6 p" f5 m

& }4 M- {. `3 x! r2 O4 Z手册中还介绍了从range_normal切换到range_boost模式的步骤：
6 A" {1 I4 N* h) f& ]& w

6 H; \1 Q& ]' \- H  m9 o3 {  X7 q

. Q: f2 o. S$ n

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  9 o: e% d7 K' Y7 p2 E& l% \9 ~
  

FLASH

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

3 U/ E; g8 d9 N! }$ V

上面提到range_normal切换到range_boost步骤里有这么一句：

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  5 s& [, E0 _; Z/ |, `3 Z. Z; ^* O
  

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

查阅手册找到这个寄存器：

可以看到LATENCY在最低位：

1 I0 S% _7 i6 H/ ^2 F

1 |: A! y) v; U+ W) {

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

3 I# `6 _% F) W; `( {* _4 L) M知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

2 L( V% J% F  t) U: L. V

1 M- T0 r' S3 R$ |0 g4 D  F

2 E& z) ^, j0 V4 }: ~

2 G$ k- z+ g. j& d: _& i为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。
( ]9 ?9 ]# d8 m' V4 w8 c3 ^

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

! f  }# k  ]& m" S. k% e

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

配置函数

有了上面的概念就可以进行编写时钟函数了。
3 |& K4 v# h' c步骤如下：

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  / N; k, \/ F; f- z

8 q( `8 }1 n4 `$ L$ r: V8 o

1. u8 SYSCLK_140MHz(void)
   6 a' c! h$ `- Q+ b/ A
2. {
   + Q" f4 t% j; {/ ?
3.         u16 temp = 0x2000;
   
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   
6.         if(!temp)//检查是否超时
   
7.         {
   
8.                 return FAILED;
   
9.         }
   
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    ) W; \. M  e% v7 J
11.         temp = 0x2000;
    . w/ z/ g: i, j! }0 \: L
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)//检查是否超时
      ~- ?, b5 w. m1 a0 {0 K) {; J9 ^
14.         {
    2 x2 U* B' C4 ]2 C; o  ]
15.                 return FAILED;
    
16.         }
    
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    
19.         temp = 0x2000;
    
20.         while(--temp);//等待AHB稳定
    
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    * c# w$ n3 Y1 B) z
24.         temp = 0x2000;
    0 j0 J4 B% I+ J7 w1 \# H% l  j
25.         while(--temp);//等待系统稳定
    9 J7 u" X2 ]( i" c( s! n2 D
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    
28.         temp = 0xf000;
    , _4 W1 U0 q7 @( _& t$ M9 m0 b
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    
30.         if(!temp)
    1 }2 N/ V0 E7 C5 P' n7 I, B
31.         {
    ! b9 Y4 o# O* W5 R( g% f5 L
32.                 return FAILED;
    
33.         }
    6 F5 Q, J& I8 A3 Y
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    ( o* U) `! ?0 v. [* {6 D! ~
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    
36.         temp = 0xf000;
      m5 H6 ~6 x& b* x& E
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    
38.         if(temp)
    1 N* _, q( e6 V  T* ^- k# I. i
39.         {
    
40.                 temp = 0;
    " ], i- E/ w+ P8 m
41.                 while(--temp);//等待系统稳定
    
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    0 L" V) h1 @4 N
43.                 return SUCCEED;
    7 u+ Z5 b' _6 y% j6 _( p( d- R
44.         }
    
45.         else
    
46.         {
    ; V8 Q$ b1 S" M4 B6 N* I/ i
47.                 return FAILED;
    & x6 S  m6 i+ d, ^& T
48.         }        
    
49. }

复制代码

) Q% e; {7 }" `

然后就配置结束了，通过定时器验证确实为170MHz。

: ]: H9 V4 H# w/ b& ~$ f. b8 B- Q

: }& ?* p  U. j9 [3 q) ~

附录：RCC寄存器
7 f. D; T4 W0 M+ M+ D* Q

最后：

) F" @- x3 ?# O6 @附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   % F& p% \6 b9 [5 q# n2 v0 l3 Y
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   8 Y: m% C8 S  o8 ?7 p# ]
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   ' o- X- C" w5 r0 c* E
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    
12.         ;
    
13. 
    
14. //================================RCC->PLLCFGR ========================================
    
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    , |& ~/ M( Y% \
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    ' _& E+ j- s& Q0 Q; R/ h: K) J
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    6 y' E& q# n( a. h
18.                                                                 // 00001: Reserved.
    
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    
20.                                                                 // ....
    9 f- T/ D- l; g: v* w* X; J
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    $ T/ n. a' [* e
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    
23.                                                         ///        // 00: PLLR = 2
    - c2 b; k- p) w7 e2 r
24.                                                                 // 01: PLLR = 4
    
25.                                                                 // 10: PLLR = 6
    
26.                                                                 // 11: PLLR = 8
    9 k% x( Z3 n7 j+ P0 s
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    0 \( D% H4 ~- T  }! w& [7 K
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    ' t0 E: H1 N$ W7 v
31.                                                                 // 0: PLLP = 7
    $ t! @$ k  n: {
32.                                                                 // 1: PLLP = 17
    
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    " k5 g7 ^! g, I; `; H; m% Y) D
34.         //----------------------- VCO = 280MHz
    7 ]; Y$ t4 k$ S. E' o3 ^
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    + t6 K) h5 q* g, e
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    
38.                                                                 // ...
    
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    + o* d; T: t( y6 K: A& _/ o
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    3 m% J3 g% w6 Z* {' u
42.                                                                 // ...
    . Q( D, n- R5 T" I2 [1 a7 z$ F
43.                                                                 // 1111111: PLLN = 127
    " K" I- l! a: R' ~, v
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
      I( ?2 \/ S% ^& |/ v1 E7 x
46.                                                         ///        // 0001: PLLM = 2
    
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    
49.                                                                 // 0100: PLLM = 5
    6 b9 G5 c) ?4 @2 h' g. {
50.                                                                 // 0101: PLLM = 6
    ( P3 }" W* R1 P! O6 \; \6 r
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    ( {! q3 k' G8 z; w, I* C9 Y
53.                                                                 // 1000: PLLSYSM = 9
    
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    
57.                                                                 // 00: No clock sent to PLL
    6 {% i% K# ~/ h
58.                                                                 // 01: No clock sent to PLL
    
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    
61.         ;
    ) l' c6 w0 u1 R- t! _. @
62. 
    
63. //================================RCC->CFGR========================================
    
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    
66.                                                                 // 000: MCO is divided by 1
    
67.                                                                 // 001: MCO is divided by 2
    7 P4 D4 c1 W1 J3 ^
68.                                                                 // 010: MCO is divided by 4
    
69.                                                                 // 011: MCO is divided by 8
    / e5 [2 g& C( D) ^+ d
70.                                                                 // 100: MCO is divided by 16
    
71.                                                                 // Others: not allowed
    
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    ' I$ h" }& ~+ k8 Z4 L
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    
74.                                                                 // 0001: SYSCLK system clock selected
    . x" c9 s4 E6 P9 D' H
75.                                                                 // 0010: Reserved, must be kept at reset value
    
76.                                                                 // 0011: HSI16 clock selected
    
77.                                                                 // 0100: HSE clock selected
    
78.                                                                 // 0101: Main PLL clock selected
    ) S5 t5 Z3 Q0 j6 W
79.                                                                 // 0110: LSI clock selected
    4 s$ W& h6 J3 H% c
80.                                                                 // 0111: LSE clock selected
    8 r! H( O% n; X
81.                                                                 // 1000: Internal HSI48 clock selected
    4 q; g/ W3 H! n& i% X4 c4 s' K& u
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    
83.                                                                 // 0xx: HCLK not divided
    
84.                                                                 // 100: HCLK divided by 2
    
85.                                                                 // 101: HCLK divided by 4
    * V8 _" c; B9 k6 }8 z2 y9 K0 u
86.                                                                 // 110: HCLK divided by 8
    / [" G9 K. C5 e' f2 J
87.                                                                 // 111: HCLK divided by 16
    & v4 P/ ^; E4 q9 C. m
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    " u9 ?0 O5 d- J& e- {( E
91.                                                                 // 101: HCLK divided by 4
    + M: c+ U* ~# X/ _# @( k6 q7 T
92.                                                                 // 110: HCLK divided by 8
    / G5 K* Q8 R% u. g$ m; Q
93.                                                                 // 111: HCLK divided by 16
    ( d3 `) A7 E8 Q" s" ]# x1 z
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    2 B5 t) U, V( c- G2 A, ~* P$ W
95.                                                                 // 0xxx: SYSCLK not divided
    6 m  Z9 G" p' d/ ]/ \
96.                                                                 // 1000: SYSCLK divided by 2
    1 B, R) n3 ]" E$ b" v5 N4 j* y/ }
97.                                                                 // 1001: SYSCLK divided by 4
      ~  w  [# \+ J0 T
98.                                                                 // 1010: SYSCLK divided by 8
    3 h; c( p1 n! q8 J& T3 K
99.                                                                 // 1011: SYSCLK divided by 16
    
100.                                                                 // 1100: SYSCLK divided by 64
     
101.                                                                 // 1101: SYSCLK divided by 128
     
102.                                                                 // 1110: SYSCLK divided by 256
     
103.                                                                 // 1111: SYSCLK divided by 512
     
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     % [7 G: ]! W; \$ p8 r4 V& Z
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     . G/ L/ {" P( P2 E. n
106.                                                                 // 00: Reserved, must be kept at reset value
     ' f9 d7 m5 f9 z6 t, t6 y2 E
107.                                                                 // 01: HSI16 selected as system clock
     , A/ y! p: j. W" a1 u3 @
108.                                                                 // 10: HSE selected as system clock
     
109.                                                         ///        // 11: PLL selected as system clock
     ) {) o9 ^, a5 H) T5 S" J
110.         ;

复制代码

下面是RCC寄存器：

+ T( M/ Z, e" g9 _- W
: n5 g# z( `* p7 L  C& H9 `" C

1. void RCC_Init(void)
   
2. {
   ( q1 s& d" `1 A8 h9 I$ f
3.         //--------------------------------------------------------------------------------------//
   3 X& f, `1 K: b! [
4.         //---------------------------------------- AHB1 ----------------------------------------//
   
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   0 ~. u! b1 e2 H7 z
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   ! N2 T0 D. E; v1 h! L( E# R) V& T
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   8 l* w1 v* }8 X3 D  w
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    3 X  o6 w1 D. F
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    8 s2 F) I. T, F; r- `% B5 n
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
      e. T! s, A! V. I& j. z7 a: k9 l
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    ' \' B0 A, W& F) f8 J# K
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    
24.         
    5 J9 a, Z" p- g' J) \! |3 M
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    ) s, Q9 D1 ?0 ~$ [* g: C5 R7 {
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    5 j+ n6 ~% y$ [+ c  b% s4 B
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    % x* C/ V; \3 X2 c2 `
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    & ]' |3 s' n( \- g
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    3 R/ Y; o. _" ]" j* N; S
33.         ;
    
34.         //--------------------------------------------------------------------------------------//
    
35.         //---------------------------------------- AHB2 ----------------------------------------//
    
36.         //--------------------------------------------------------------------------------------//
    " w/ t9 K: r# E' G$ S( h+ ^2 Z
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    , j" }; a( t8 `  Z' B5 B4 V
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    " }/ r) x* E- R4 p" y  j
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    ( {% G# S; H" l  i% i
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    ) C) T" j2 k) o  P1 Y  M
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    $ f$ [3 E4 D/ _2 d# C
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    % O, I& o% l$ ?1 B9 u$ Z" |% a
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    8 F5 ^* Z1 `! S9 X9 }# q+ U2 H: b
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    . z  K) N3 R) M+ U/ X( i6 ?
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    
53.         ;
    
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    ( i- u2 [) Q# [8 y5 L. ?
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    0 U* ~1 k. c9 y7 S# m: I
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    . e# f% w! C, ~! }0 ?/ ?" P2 C' x
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    ) |+ U! J$ ?7 [5 j0 K: P4 N5 _
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    5 ^+ x) @2 K  N3 `- Y3 q# i9 E1 {4 N
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    - k5 G5 z1 E/ R9 b2 G
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    ' f  R* o4 Y/ w5 I
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    . `  R# O2 ~/ `: T
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    - a( K0 J, q& C9 f, y# Q+ |
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    
70.         ;
    
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    $ \2 v* S% y4 ^- r* y8 U
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    ( F3 Z  z9 F6 K
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    . h1 [" A- T# u7 W' {, ?
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    , I! }' z0 h8 w1 Q" x
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    4 ?5 Q8 h( [) u2 A/ V, A# e  Q
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    8 l. Y5 D0 ^% a: B
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    ( R$ H4 q+ n0 X5 X. Y
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    # ~2 y- s5 o7 O8 R
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    1 g3 a2 n9 w) S, p7 Q0 Z; X: T8 N& }
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    . n( S% [% @* o5 k; i: P
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    % \6 Z! \* O/ [1 E! f$ f. Q
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    
86.         ;
    
87.         //--------------------------------------------------------------------------------------//
    6 S/ T% ^7 P6 m( K% }( I* _  A
88.         //---------------------------------------- AHB3 ----------------------------------------//
    
89.         //--------------------------------------------------------------------------------------//
    
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    : y! ]; t. E6 _7 ~8 }
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    # G: e8 b% Z4 l7 u# U4 e7 G
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    2 J+ U7 d9 K2 C+ v
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    % {; f8 N# J# Q1 C- A5 |9 S* D4 X$ m
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    
97.         ;
    
98. 
    4 E* I: D8 l9 e) v5 g) v
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    4 m) ?6 ?7 V* R. K
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
     
103.         //--------------------------------------------------------------------------------------//
     ( |6 E" _7 u' Q# o! Y4 A
104.         //---------------------------------------- APB1 ----------------------------------------//
     - f2 A  D# Z. b4 n8 i
105.         //--------------------------------------------------------------------------------------//
     . _2 ]5 K* u- I5 p: Z* V) r) k
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     * G" g& r2 |' y; r+ b
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     0 v; N3 t2 O5 ]# t" M' A7 n
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
       U  P8 X2 d* S
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     ; x! N7 O6 s) m% K
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     0 u4 ?& B8 Q+ I" o! v
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     ; t  q# |9 r* \3 x( ~+ i( ?
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     8 D# ?6 S, V: ?# y3 \( W
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     7 g1 i" M4 U# Q
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     9 X5 ^: |4 f0 g6 K  P- r& O* e
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     / Q% A- d! _6 h- u" z! {
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     - r( H7 K5 L4 {! Y$ z6 n
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     5 E0 O7 R) h2 \9 p3 V
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     
127.         ;
     
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
       S! [* a2 T! L8 [  h5 b4 @4 S
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     . R, u/ y3 }$ a. E% E0 P7 y
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     6 _2 N0 q2 d9 f2 s
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     2 J3 F6 S$ A3 |/ n# Y7 ]# j
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     2 k5 s$ a" f7 M! s' \
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     ' [1 C" C  A# L( a9 d! }& }3 [* d
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     # L  E! [( A. `2 G
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     ! R' b1 h3 b2 p. T
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     ; \4 d2 m0 D4 [; \
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     4 w! S" {+ m6 j3 B) p
149.         ;
     ) A) |4 y3 Z& L; k1 i" \
150. 
     
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     . \( w2 n1 R) v/ R
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     ( o# O. H& o9 z' C
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     : }; _$ H4 o; g& Q+ a! c! i
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     9 v; a3 V/ }6 |! c
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     / k, U3 |, a2 s- P: l8 j: ^
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     4 j* C2 G3 t" x' A. B$ p7 H
175. 
     
176. 
     8 _2 J$ X* D# a* d5 m
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     . m: ?: x( Z' @. r# |8 |
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     ; c  W/ \4 S. E
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     ! J% V! {4 I! r9 w8 Q% x0 Y( n# M+ K1 `. g
186.         ;
     
187. 
     ) d- ^0 j; x3 b  \% R; ?/ Z
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     6 j2 `" \0 o$ J% e: A5 Y! e
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     ) [$ X: u0 P4 L, b2 k8 d6 G2 i9 s
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     ! @; j& G3 P, I
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     
193.         //--------------------------------------------------------------------------------------//
     0 N+ }; C$ S/ s/ J& Q7 r$ F
194.         //---------------------------------------- APB2 ----------------------------------------//
     
195.         //--------------------------------------------------------------------------------------//
     4 u4 I2 ?8 d. Q4 e  P& h
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     9 @  `  r+ E1 j
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     ! z8 G8 J; T: i# F' O% B- V6 e
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     
209.         ;
     
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     0 O9 Z; X$ ^; M
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     / r- }7 ~2 u$ D5 i7 G0 e
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     ( }# m$ ^% J+ h$ A
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     * a, ?6 _4 i* ^. b
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     2 ]9 P+ o& h' n7 {: I
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     4 H" o; I! y6 \' y5 l+ h( S
223.         ;
     / L2 K0 T7 e/ ]% _& g( Q8 D
224. 
     
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     " `5 l, v4 |  Q7 J0 z* k( |
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     : U& G6 [0 `) D- n  K, D  N7 b
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
       v7 L+ i& K& u9 [
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     % [$ K$ }  `( i+ |
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     ( X& k" h6 o4 {- T$ }5 e- Y3 r
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     ! ^4 N1 |0 ?0 r( H. K. o
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     . H6 ^0 u" N  s1 x# p4 R
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     9 K% w7 I' z8 N7 l! F' [) X; X8 Q' _
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     
238.         ;
     
239. }
     

复制代码

6 I. Y+ h; Z+ v7 s9 D$ z. f2 p' f
6 x" j5 J  w3 z  s% W
$ l; C' G/ P% f; Z/ v