编写基础RCC（Reset and Clock Control）

; ^, @3 W* Z, N7 G; z: `

3 n/ K; d, p/ ~( {
$ j7 M3 s' `) d% N5 O' u, E! y0 gAHB、APB1、APB2最大频率都是170MHz。
  O8 M1 s  B; F

% F3 V7 i2 ^4 i, O7 g8 C

' s* E$ \! O! F9 d( X& _6 K" Z

% f' e2 W* X/ N9 l3 |0 `
时钟树

要想配置时钟首先必须要看明白时钟树。
) [& V" b3 p! z* A; J  t1 S' O

  r3 t" E$ K0 l/ P
& i: ?$ ]' J+ e5 F$ z: A' r) c
PLL
' e$ T  V! Y' {7 e* }, I
; i# ]; B5 Z$ z( j" M  J$ [

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

$ ]2 Z) Z  U, q手册上对PLL配置步骤如下图：

7 j* t- ~' o6 u7 Y9 X

8 V9 a& Y2 X- y! t) T4 J7 ]首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
配置PLL的过程是：

+ t* [$ E4 \1 c: N5 G& w5 {
4 {) \) p* M7 `8 e+ r

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  
  7 W" ^4 s0 N& x+ I, E+ u8 s

  y6 K- ]6 c' U, k' i( ~
5 f; |) J% z9 P9 i4 Y. z: x

PWR
, f: q2 n. l% L
: H3 `; }* j, x# G7 @

在不同的工作频率下，对应的电源模式也不一样。

可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
g474的电源模式与各个时钟频率对应关系如下表：

8 i# T8 o- L( t9 O, b: F) I

( e4 l+ [  l. ^PWR_CR1的VOS[1:0]对应Range2和Range1：

+ ^4 F% q- }( ~6 x8 r

至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：
* ^5 R0 x0 r/ D5 `

% w6 F2 _2 j' |) ^7 c4 Y! S1 m

$ R( _7 t/ s, V

g474的R1MODE位与SYSCLK的对应关系如下：

/ n/ `* x6 j) Q

手册中还介绍了从range_normal切换到range_boost模式的步骤：
* i# ^7 H# j9 v. L7 w

4 {+ [. I6 d! w3 ^

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  
  

. b2 n% k* p8 t: j3 g
. u- h) d. n! b( k+ y$ b

FLASH

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

( N7 M, l; p$ ?7 i$ M7 E

上面提到range_normal切换到range_boost步骤里有这么一句：

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  . }. J: }3 p' y( z" U
  : x: d0 K& m7 ]0 T3 b

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

$ X" ]' C! e6 t; p查阅手册找到这个寄存器：

. g+ b6 d; U2 k

' [" o7 o& \$ I0 \5 O

可以看到LATENCY在最低位：

* E, ~) w  j* M. U/ _" I4 `

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

& o0 d- Z9 Y6 X3 z( D" E+ a

$ a: K' d& i: _! C0 ?2 p8 g为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。
, z" U* y6 u0 l

4 ~" L6 w  I, h1 ^

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

: d* M$ z5 X' h" @  I, X# o; j- f

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

6 a0 I  U/ j3 {# b  k+ T6 ~7 K

配置函数

' ?% t5 v' E- V1 d) {8 z

有了上面的概念就可以进行编写时钟函数了。
步骤如下：

* L' I% x/ S0 p) b- r

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  

3 n: P  P  d. S

1. u8 SYSCLK_140MHz(void)
   
2. {
   
3.         u16 temp = 0x2000;
   1 T, v' S' ]/ ~# c6 u) ^7 a
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   & o% Q" Q' S6 \$ E, L2 C9 Y4 f
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   
6.         if(!temp)//检查是否超时
   
7.         {
   
8.                 return FAILED;
   
9.         }
   
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    
11.         temp = 0x2000;
    ( z0 B' b9 P9 w' S& i. y6 y
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)//检查是否超时
    ; n$ F( \2 C7 D$ z& B8 b" B
14.         {
    ! t$ m2 p/ N) |2 F
15.                 return FAILED;
    ; F* s. d7 L% b9 V* W
16.         }
    ( }8 T9 i. V+ j: l- Y9 H7 f; Q' j
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    
19.         temp = 0x2000;
    
20.         while(--temp);//等待AHB稳定
    
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    " N* X) E9 d  s% a
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    
24.         temp = 0x2000;
    & E+ ]5 ?" J: y, ~! o$ K
25.         while(--temp);//等待系统稳定
    5 k+ C) Y( m9 r/ o+ C
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    % H  Y9 A, m4 t, |; E  g
28.         temp = 0xf000;
    9 D& `/ }; g9 Q& ?
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    5 u5 [- @$ m: E! X" `) U5 v
30.         if(!temp)
    
31.         {
    
32.                 return FAILED;
    
33.         }
    
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    * v) i6 N4 r' L2 l/ d6 U- e* @
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
      B/ f) m# y+ f$ ~/ P8 l
36.         temp = 0xf000;
    6 E' Z2 z  D! @$ j9 Z8 }- D# g
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    
38.         if(temp)
    
39.         {
    
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    ) ]0 j* m3 r5 \* L; L8 Q9 @
43.                 return SUCCEED;
    
44.         }
    ' g; x2 ^$ G" y" m0 g
45.         else
    
46.         {
    / z& r* K, i9 J+ P% p3 c+ b
47.                 return FAILED;
    
48.         }        
    2 m0 g7 s4 w/ }/ Z5 h
49. }

复制代码

5 h3 D: \; y, G

然后就配置结束了，通过定时器验证确实为170MHz。

' M0 [& N! D1 o. l

附录：RCC寄存器
- y/ z  L: H6 V

最后：

% c! V5 X6 v7 z  u附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   # ~' Z; A7 t  u8 |% V
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   5 G# c4 f  j' L: ^& \# g
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   " a! c) b% k% A4 i. v8 a; V
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    4 b9 X/ X  ~- @" s& V0 N& X
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    
12.         ;
    9 z1 h. J- b$ r! p! x9 F+ v3 m
13. 
    + {5 {; M: d. z9 F5 W! g) @4 O
14. //================================RCC->PLLCFGR ========================================
    ) p9 X* f' {/ P
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    % H' ^% ~2 ?' V0 Y, |  I
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    " z0 q; {; e, z7 t5 ~
18.                                                                 // 00001: Reserved.
    6 a/ A  w9 W1 x+ L, w7 K' y0 y: v4 _9 ]
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    % }1 a" h% m+ I. D
20.                                                                 // ....
    
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    4 h# V5 `) c6 z: q- g' P2 O
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    
25.                                                                 // 10: PLLR = 6
    & |3 V& E3 t0 w- e1 S& i
26.                                                                 // 11: PLLR = 8
    
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    ! M7 \* V9 v! ^: g
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    
31.                                                                 // 0: PLLP = 7
    ; @8 z6 [9 J5 ~1 Z
32.                                                                 // 1: PLLP = 17
    / u$ S' j. ?! S. H: u. R: I- c
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
      b( T/ Y+ L' {7 s# q+ T  }9 y
34.         //----------------------- VCO = 280MHz
    # r" i9 c. @. q5 O8 n
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    ' N8 o6 A2 x) H
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    
38.                                                                 // ...
    ( `+ F( D% a. A
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    5 m6 r9 t( ^  c/ [( k, O0 c6 b
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    
42.                                                                 // ...
    
43.                                                                 // 1111111: PLLN = 127
    5 @* r4 Y1 |3 p7 T. |/ r9 V
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    
46.                                                         ///        // 0001: PLLM = 2
    
47.                                                                 // 0010: PLLM = 3
    : v% e4 h& Z+ d$ ]/ f8 V( o. g
48.                                                                 // 0011: PLLM = 4
    ! N6 Y9 \! N* n* r
49.                                                                 // 0100: PLLM = 5
    3 F3 U# L5 c7 L# g0 ]4 x
50.                                                                 // 0101: PLLM = 6
    
51.                                                                 // 0110: PLLM = 7
    ) U* E  y0 n, l+ z1 [4 T
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    
54.                                                                 // ...
    1 i$ n5 t4 J" {( U; i* P" |5 t
55.                                                                 // 1111: PLLSYSM= 16
    4 t( u0 ?# B9 Q( }
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    2 L# v; n- z) A6 x3 U( s
57.                                                                 // 00: No clock sent to PLL
    ( O$ c% X8 ?7 E1 @3 m4 }. d
58.                                                                 // 01: No clock sent to PLL
    
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    5 S& Z- i  t2 ~% k3 N9 K
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    
61.         ;
    
62. 
    
63. //================================RCC->CFGR========================================
    
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    , k5 S6 c3 j; s; J
66.                                                                 // 000: MCO is divided by 1
    
67.                                                                 // 001: MCO is divided by 2
    ( p% L6 D  i: ~$ G" G
68.                                                                 // 010: MCO is divided by 4
    ; H0 P4 j" V2 u1 D4 y. a& N  \) }
69.                                                                 // 011: MCO is divided by 8
    0 }0 r2 D( {. k' M! x
70.                                                                 // 100: MCO is divided by 16
    
71.                                                                 // Others: not allowed
    6 T8 }+ q+ E" T' L4 V: T
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    $ L2 S/ J# @# O8 b# `
74.                                                                 // 0001: SYSCLK system clock selected
    
75.                                                                 // 0010: Reserved, must be kept at reset value
    & ~# t1 H" ~3 X
76.                                                                 // 0011: HSI16 clock selected
    & G- m  L8 `. r. j" E3 E
77.                                                                 // 0100: HSE clock selected
    
78.                                                                 // 0101: Main PLL clock selected
    2 o8 m8 G3 S: B) g& G
79.                                                                 // 0110: LSI clock selected
    
80.                                                                 // 0111: LSE clock selected
    6 [1 v$ r, o: }0 _  @% q. f
81.                                                                 // 1000: Internal HSI48 clock selected
    
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    8 j: M5 A2 y9 O1 R
83.                                                                 // 0xx: HCLK not divided
    
84.                                                                 // 100: HCLK divided by 2
    , n4 M4 i- ~6 h7 n  D
85.                                                                 // 101: HCLK divided by 4
    
86.                                                                 // 110: HCLK divided by 8
    
87.                                                                 // 111: HCLK divided by 16
    . F. o( G" q* r2 Z
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    , `4 O6 h# |) I; u1 k$ {
91.                                                                 // 101: HCLK divided by 4
    ' X9 W9 s$ T. z" g0 f' h* g9 ^0 z
92.                                                                 // 110: HCLK divided by 8
    7 h0 X- y1 V5 N  t' J1 b9 S) v
93.                                                                 // 111: HCLK divided by 16
    
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    
95.                                                                 // 0xxx: SYSCLK not divided
    
96.                                                                 // 1000: SYSCLK divided by 2
    + P0 q. C, y. S: c  P) \
97.                                                                 // 1001: SYSCLK divided by 4
    
98.                                                                 // 1010: SYSCLK divided by 8
      E& x  a8 J- V7 C' C8 N% H" h
99.                                                                 // 1011: SYSCLK divided by 16
    
100.                                                                 // 1100: SYSCLK divided by 64
     
101.                                                                 // 1101: SYSCLK divided by 128
       F& g+ V, U& u$ }# Y
102.                                                                 // 1110: SYSCLK divided by 256
     
103.                                                                 // 1111: SYSCLK divided by 512
     / K8 x4 a: ]8 s5 e# }
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     9 d/ [$ \* c8 |' D
106.                                                                 // 00: Reserved, must be kept at reset value
     ! a  A# R/ ?+ C- u8 S) I
107.                                                                 // 01: HSI16 selected as system clock
     
108.                                                                 // 10: HSE selected as system clock
     
109.                                                         ///        // 11: PLL selected as system clock
     / r0 R, ~$ Z, x+ h
110.         ;

复制代码

下面是RCC寄存器：

' |6 K9 F/ S; x/ H3 L" T2 P
  Y( B, J# \! Q" }8 i# A( m

1. void RCC_Init(void)
   
2. {
   
3.         //--------------------------------------------------------------------------------------//
   
4.         //---------------------------------------- AHB1 ----------------------------------------//
   , A' J4 G% A, S, w( {& @. g) t
5.         //--------------------------------------------------------------------------------------//
   + ?0 o# w+ K/ ^5 R9 U7 n; s
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   1 E- w" [$ z) ^+ ]
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   * J# V& X3 C8 E4 y8 e" u
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   , f, o5 d. _3 k  q9 c6 N* h9 ~
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    2 {) r0 k9 T/ e/ f% V' E5 a( ]+ N' D
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    , O2 I. E% ], d# y5 o7 V. Z: F
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
      B5 E) t+ Q1 y& C1 Z" o( @
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    : ~. r2 z# B: u- n1 F5 \" F% }" Y: t
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    , y% p* `+ m' o% }4 u+ {
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    0 R+ u) u6 K# t. R
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    1 P) W4 e+ f: z7 |  O- _* U
24.         
    
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    ! I  s4 G7 F- D2 }( V- Q+ _
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    . P- Y) Z( E+ k1 \3 ?
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    - V5 V. m& J1 t7 E9 r2 l) Z
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    + ?. |9 z6 S: d+ W$ I
33.         ;
    
34.         //--------------------------------------------------------------------------------------//
    
35.         //---------------------------------------- AHB2 ----------------------------------------//
    & W8 U2 N! Y& J; g: A. Z
36.         //--------------------------------------------------------------------------------------//
    - U  Q2 r: G2 G0 \: w+ I: B# N
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    8 N3 a8 E  y) A' b( {  o
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    3 {" n, ^% v: H7 k! V
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    ' W& h7 L+ w% E5 F& i9 @  X
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    # I! d8 |( T1 @" B% \8 h
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    ) t) A: H9 B. j) ~# ^
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    7 V) \6 }5 d( I/ a( ?6 e
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    
53.         ;
    7 i* @* Q8 W8 M  z
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    9 P& Q& z0 k1 b1 z: h8 H
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
      Y) R' k, R0 \' m1 \1 x+ W! G
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
      L1 v0 L& g$ a) _! \
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    / j9 u3 a8 u5 y+ N* s
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    ( W# h1 ]$ E: H4 D
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    - I( t; h) b1 J  C% ^2 B
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    * s# s# Y* s( C
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    * t$ ]; |0 ~& [" J; E3 d
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    0 `% W8 u2 Y5 J" h0 M6 C( w
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    ' v5 ]/ o) h/ Z+ R. g8 n) ]- D
70.         ;
    
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    4 h$ x. x8 }5 V3 k8 {8 B
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    ) e) x9 f" R) Q5 h! ]8 r
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    4 R. h- I* v! ?0 o
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    # O& c: D) z) K+ r
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    ; t/ q8 _/ A& E3 j+ {& c& Z" Y0 n8 ~
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    & U1 M  v% H% D0 g5 q
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    
86.         ;
    
87.         //--------------------------------------------------------------------------------------//
    
88.         //---------------------------------------- AHB3 ----------------------------------------//
    : U: C& f2 u# K' I) y1 D4 K
89.         //--------------------------------------------------------------------------------------//
    7 v5 {/ D! P4 h( }  F
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    . q$ O1 }) S9 @. C2 ]. l
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    2 u2 i3 ?/ @4 y( E, E
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    4 k: H0 w! ?% c
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    
97.         ;
    # `3 p* u) o0 K( W; f, S/ v
98. 
    3 ~0 W! ~+ U/ ^) X) L8 ?- ]' m
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    # X1 i5 w/ D: S& k6 e) w' @5 G7 d5 `
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     4 Z0 \% a7 M% G
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
     3 V+ q( C( p$ r! J  X$ ]
103.         //--------------------------------------------------------------------------------------//
     ( f  P$ J! r& }3 U7 m
104.         //---------------------------------------- APB1 ----------------------------------------//
     
105.         //--------------------------------------------------------------------------------------//
     : S6 l' X8 O) W4 ]
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     . [' l% Q. x0 k7 I3 d5 c
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     7 Y9 ]* @$ H$ z# v2 j
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     . f$ h; I2 \) K
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     , R1 T) K* d# F) ^
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     ( u8 A  a, _' A5 h- L3 D$ z, y
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     # L0 g/ k+ }! r1 d" D
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     ( Q9 N! R) j; q8 \3 K: Y4 x5 f
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     7 W& S# Y3 Q: U& I
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     2 r. C; v7 x! N9 @4 n- }+ K
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     : D5 u' c1 B% `$ E  P, s
127.         ;
     1 h  L2 b% z1 l  N9 u
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     ) O. v+ f% O: q
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     1 ^+ m. h/ O$ b$ K
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     % B' ?' @) K5 p, }$ w9 n
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     8 W" h: e# W( _+ D) G1 i9 p
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     1 c" ^' R& j# |6 A4 h8 w
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     . J* q+ B0 Y1 u' z  G5 Q4 E
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     " i) F$ g4 l2 [' V, Q7 q
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     % g% [: X8 g# p6 G) D1 T/ }
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     5 b% F/ L  b/ c
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     8 W' ^* E9 R9 \* I4 B
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     : m3 p, s9 [+ D9 l/ M
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     6 D5 V) k( I, o) M
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     
149.         ;
     # Q! z9 r5 i- j! [7 P9 M$ U4 }
150. 
     
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     5 i0 Q/ f5 `/ \
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     8 Y! ^( ]! e' X+ F0 V/ _8 I
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
       @( I& Y# v; k. ~7 k5 W4 |2 K5 F5 |
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     $ ]; ^) [$ X0 T6 t
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     + ?5 U. v; K; |5 \1 Y/ f) u) _
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     : S, N" V2 y% ^3 ?' x, z
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     7 a# W" C( B3 w; V7 \& K
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     : n' C/ t2 o2 }: Q
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     * U( ~( ?! ^* ?$ |% N% d" v
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     * B' _0 _5 }. R. H, N
175. 
     
176. 
     
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     ' j8 P2 y: L6 g- {
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     * C% S* }4 S5 L& F$ j$ H( A: A
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     . s% k3 w7 \# `2 W, d- g* ~
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     ! ]: a5 H, x! J0 A
186.         ;
     
187. 
     
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     / L7 o0 o  f- h. Y. E! d9 F
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     - {$ h$ Z  c) u7 J: x
193.         //--------------------------------------------------------------------------------------//
       E2 ?- J- \* l; c! x7 j7 k
194.         //---------------------------------------- APB2 ----------------------------------------//
     
195.         //--------------------------------------------------------------------------------------//
     5 j) c: c0 L4 ~9 `7 w/ t" L
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
       O$ }0 r. r. ?* O0 X
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     / Y9 J' x6 E" z; e2 h2 b
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     4 w4 e& u9 v. f) x
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     7 E5 d* J# C  ?* @- y8 A8 d. n
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     4 n4 l" i4 T/ T8 g3 }; I& j
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     5 x( b7 \' M4 ?. [
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     8 q# n# }0 v; ~- d* v3 H1 d+ l
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     , U* f4 _6 p& B6 l$ p, R' W
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     6 {6 }3 `! q2 j4 M: A
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     8 {, n. v6 R% K
209.         ;
     + q$ D) M% M# |" ~+ f) p
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     ' S. W( F2 l& l; ^5 W( ^
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     0 J9 W8 W% Y6 [% e  C2 f; V5 E
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
       f+ h, O3 L4 k8 B4 E1 w8 z3 U
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     ) U# X! i1 N5 n  f( D* \: Z$ r: O1 Z
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     6 [" j- c# s  D6 q+ W; \
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     ) R1 [6 f+ h4 x8 X
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     " J0 I0 u" y/ ~  q) E5 _8 q7 v/ ?
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     
223.         ;
     
224. 
     , C; r+ u5 }# z3 Z. s2 u. o' \0 j" H) }/ I
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     " C6 r0 O8 G# y* t: I) t5 n# P
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     3 v  O' j- t1 w2 I- o
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
       m$ c! l& B' x3 ^! [
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     " |3 }$ x2 ]/ H: r8 M: k
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     " K6 a. t: j% ?) l1 i/ E2 W
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     9 C& p# a6 c" h4 U" z
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     
238.         ;
     
239. }
     ' g5 P0 V) D; l( k/ R# E- ]

复制代码