我的PCB即将发板，但是硬件工程师的硬件设计，SDRAM数据线和MCU的FMC数据线、SDRAM地址线和MCU的FMC地址线都没有按照CubeMX标准一 一对应连接，而是顺序被打乱了。实际连线关系如下：

数据线连接：

MCU 的 FMC_D0 接到了 SDRAM_D13

MCU 的 FMC_D1 接到了 SDRAM_D14

MCU 的 FMC_D13 接到了 SDRAM_D1

MCU 的 FMC_D14 接到了 SDRAM_D0

MCU 的 FMC_D4 接到了 SDRAM_D7

MCU 的 FMC_D5 接到了 SDRAM_D6

MCU 的 FMC_D6 接到了 SDRAM_D5

MCU 的 FMC_D7 接到了 SDRAM_D4

地址线连接：

MCU 的 FMC_A0 接到了 SDRAM_A2

MCU 的 FMC_A1 接到了 SDRAM_A3

MCU 的 FMC_A2 接到了 SDRAM_A0

MCU 的 FMC_A3 接到了 SDRAM_A1

MCU 的 FMC_A4 接到了 SDRAM_A4

MCU 的 FMC_A5 接到了 SDRAM_A5

也就是说，MCU的FMC数据线和SDRAM的数据线，以及地址线是“交叉”连接的，并不是D0对D0、A0对A0这样一 一对应。这里不是IO口重映射（不是把FMC_D0换到别的引脚），而是FMC的D0物理上直接连到了SDRAM的D13，依此类推。并且对应的MCU的IO口也不能重映射为SDRAM对应的相同数据位。

我的疑问是：

这种情况下，SDRAM还能否正常工作？能否正常使用memcpy，malloc函数。

如果不能，有没有办法通过软件配置或者代码补救？补救措施是否很影响性能？

有没有相关的案例或资料说明这种“乱序连接”是否可行？