
一,中断优先级:7 K! j5 Z, ?6 y Q& T+ v STM32(Cortex-M3)中的优先级概念 STM32(Cortex-M3)中有两个优先级的概念——抢占式优先级和响应优先级,有人把响应优先级称作'亚优先级'或'副优先级',每个中断源都需要被指定这两种优先级。0 V* B2 T( Q0 e8 Q) Z r6 H5 k3 e9 V 具有高抢占式优先级的中断可以在具有低抢占式优先级的中断处理过程中被响应,即中断嵌套,或者说高抢占式优先级的中断可以嵌套低抢占式优先级的中断。2 F/ [8 x9 R' _! J# W* H 当两个中断源的抢占式优先级相同时,这两个中断将没有嵌套关系,当一个中断到来后,如果正在处理另一个中断,这个后到来的中断就要等到前一个中断处理完之后才能被处理。如果这两个中断同时到达,则中断控制器根据他们的响应优先级高低来决定先处理哪一个;如果他们的抢占式优先级和响应优先级都相等,则根据他们在中断表中的排位顺序决定先处理哪一个。 既然每个中断源都需要被指定这两种优先级,就需要有相应的寄存器位记录每个中断的优先级;在Cortex-M3 中定义了8个比特位用于设置中断源的优先级,这8个比特位可以有8种分配方式,如下: 所有8位用于指定响应优先级4 q: Y4 @. ?8 i1 L 最高1位用于指定抢占式优先级,最低7位用于指定响应优先级- P7 T9 f3 c8 H% ?1 A7 n3 P 最高2位用于指定抢占式优先级,最低6位用于指定响应优先级$ L, c B( H, X i 最高3位用于指定抢占式优先级,最低5位用于指定响应优先级 最高4位用于指定抢占式优先级,最低4位用于指定响应优先级 最高5位用于指定抢占式优先级,最低3位用于指定响应优先级7 L# q" z3 O3 u5 F# L 最高6位用于指定抢占式优先级,最低2位用于指定响应优先级 最高7位用于指定抢占式优先级,最低1位用于指定响应优先级& E- U( V3 j% ?6 W+ V( r 这就是优先级分组的概念。3 ^' D( B9 @- u, T( x( R9 F -------------------------------------------------------------------------------- Cortex-M3允许具有较少中断源时使用较少的寄存器位指定中断源的优先级,因此STM32把指定中断优先级的寄存器位减少到4位,这4个寄存器位的分组方式如下:6 J7 a6 a* P3 \6 g) w2 E 第0组:所有4位用于指定响应优先级 第1组:最高1位用于指定抢占式优先级,最低3位用于指定响应优先级; E9 q! }6 ]! _! |- f! \8 m Y 第2组:最高2位用于指定抢占式优先级,最低2位用于指定响应优先级# s8 {0 q( f1 F 第3组:最高3位用于指定抢占式优先级,最低1位用于指定响应优先级 第4组:所有4位用于指定抢占式优先级! C) n, p) ]' E' `7 c D' m4 u9 _! I# a 可以通过调用STM32的固件库中的函数NVIC_PriorityGroupConfig()选择使用哪种优先级分组方式,这个函数的参数有下列5种:0 G! @2 R& }: N4 u NVIC_PriorityGroup_0 => 选择第0组 NVIC_PriorityGroup_1 => 选择第1组 NVIC_PriorityGroup_2 => 选择第2组: A L% Q$ @! q+ k0 } NVIC_PriorityGroup_3 => 选择第3组 NVIC_PriorityGroup_4 => 选择第4组. }7 W( p/ ]- K8 n 接下来就是指定中断源的优先级,下面以一个简单的例子说明如何指定中断源的抢占式优先级和响应优先级: // 选择使用优先级分组第1组 NVIC_PriorityGroupConfig(NVIC_PriorityGroup_1); // 使能EXTI0中断1 T2 r+ _1 F" j, U, Z" k/ @6 P NVIC_InitStructure.NVIC_IRQChannel = EXTI0_IRQChannel; NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 1; // 指定抢占式优先级别1) ^9 C! V+ d+ y5 M8 j NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0; // 指定响应优先级别03 F8 H+ ?0 b; @% s/ O NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE; NVIC_Init(&NVIC_InitStructure);" [: W& z# V- u c3 G // 使能EXTI9_5中断 NVIC_InitStructure.NVIC_IRQChannel = EXTI9_5_IRQChannel;7 a E3 k/ G* o- r* T: a NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 0; // 指定抢占式优先级别0 NVIC_InitStructure.NVIC_IRQChannelSubPriority = 1; // 指定响应优先级别1 NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;" _& M: P1 c+ `! B$ A NVIC_Init(&NVIC_InitStructure);+ O7 l$ {# B+ M 要注意的几点是:! o3 G; Z* A" D 1)如果指定的抢占式优先级别或响应优先级别超出了选定的优先级分组所限定的范围,将可能得到意想不到的结果; 2)抢占式优先级别相同的中断源之间没有嵌套关系;* `9 L! h* X- _1 X- t 3)如果某个中断源被指定为某个抢占式优先级别,又没有其它中断源处于同一个抢占式优先级别,则可以为这个中断源指定任意有效的响应优先级别。 二,开关总中断:5 s# P# o2 D1 g/ }5 J2 w 在STM32/Cortex-M3中是通过改变CPU的当前优先级来允许或禁止中断。, ~' z/ o" Q* i: h9 D, L PRIMASK位:只允许NMI和hard fault异常,其他中断/ 异常都被屏蔽(当前CPU优先级=0)。 FAULTMASK位:只允许NMI,其他所有中断/异常都被屏蔽(当前CPU优先级=-1)。6 n/ t3 C: j& Q 在STM32固件库中(stm32f10x_nvic.c和stm32f10x_nvic.h) 定义了四个函数操作PRIMASK位和FAULTMASK位,改变CPU的当前优先级,从而达到控制所有中断的目的。 在3.0的库中 已经没有3 P z& c. C; m2 |' n7 g 第一种方法: NVIC_SETPRIMASK(); //关闭总中断4 |7 @2 }5 }; B NVIC_RESETPRIMASK();//开放总中断+ z3 ^/ O" U0 F6 w 第二种方法:$ M* y$ q" F. P9 ]4 U' L NVIC_SETFAULTMASK(); //关闭总中断 NVIC_RESETFAULTMASK();//开放总中断 补充 可以用 #define CLI() __set_PRIMASK(1) #define SEI() __set_PRIMASK(0) 抢占优先级高啊,抢占优先级高的中断可以打断抢占优先级低的中断,这时是不用管响应优先级的;响应优先级只是在两个或者多个抢占优先级相同的中断同时到来时进入响应优先级高的中断,而如果进入这个中断之后再来一个抢占优先级相同但是响应优先级更高的中断,则不会打断已有的中断。+ v) w& H7 e3 m( T9 \3 @' u 总之就是抢占优先级不同的时候看抢占优先级级数,先响应抢占优先级高的中断,而且抢占优先级高的中断可以打断抢占优先级低的中断;当抢占优先级相同的时候看响应优先级级数,先响应响应优先级高的中断,但是响应优先级高的中断不可以打断响应优先级低的中断; 不知楼上的明白了吗?要是还不明白的话你就把 NVIC_PriorityGroup_4 => 选择第4组,所有的4位用于响应抢占优先级,这样就简单了不会迷糊了。 |