你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

【经验分享】STM32F4那些事之-时钟踩过的坑

[复制链接]
STMCU小助手 发布时间:2022-3-16 11:01
之前有用过STM32的F4系列单片机,该单片机的强大之处可以度娘一下,因为打算系统的学习下,所以自己做了一个板子用作学习,把资料都准备好,主要是官方的标准库及例程,学32第一件事情就是要搞清楚时钟,相对传统的51,32的时钟相对复杂很多,M3内核如此,M4内核更甚。下面贴出M4的时钟树:

GGP9CNYRQU2MP%Z4$J@DQ{Y.png

可以看到时钟树很复杂,我用的芯片是STM32F401系列的,官方给的数据是最高时钟能达到84M,我也有朋友直接超频到120M用的,不过在产品设计上还是要以稳定为主。上图的注释是我后来加的,这里主要记录一下我如何配置系统时钟及踩到坑。在最开始的时候使用官方的例程,发现时钟不对,查底层的时候发现官方测试的目标板使用的是25M的晶体,而我们常用的是8M,我这里也使用的8M晶体,所以我进行了如下修改:

{]BHAHF[IPI}_T2%ZONP[ZV.png

首先常用的系统源是PLL,而在M4内核上PLL时钟是经过内部16M或者外部晶振经过M除频、N倍频和P除频来的。这里我自己写了一个时钟函数,可以选择外部时钟和内部时钟。代码如下:

  1. #define HSE RCC_PLLSource_HSE
  2. #define HSI RCC_PLLSource_HSI

  3. //RCC_PLLSource:PLL时钟源 RCC_PLLSource_HSE、RCC_PLLSource_HSI
  4. //PLLM:主 PLL和音频PLL输入时钟的分频系数 范围2-63
  5. //PLLN:倍频系数 范围2-510
  6. //        小心: 软件必须正确设置这些位,确保 VCO 输出频率介于 192 和 432 MHz 之间。
  7. //        VCO 输出频率 = VCO 输入频率 × PLLN 并且 192 <= PLLN <= 432
  8. //PLLP:主系统时钟的主 PLL (PLL) 分频系数 范围2、4、6、8
  9. //PLLQ:主 PLL (PLL) 分频系数,适用于 USB OTG FS 范围2-15
  10. //使用时确保晶振频率PLLM分频为1MHz即可
  11. void SysClock_Configuration(uint32_t RCC_PLLSource, uint32_t PLLM)
  12. {
  13.         __IO uint32_t HSEStatus = 0;
  14.         
  15.     RCC_DeInit();  

  16.         if(RCC_PLLSource_HSE == RCC_PLLSource){        //选择外部时钟
  17.                 RCC_HSEConfig(RCC_HSE_ON);                                           //打开外部时钟
  18.                 if(RCC_WaitForHSEStartUp() == SUCCESS){
  19.                         HSEStatus = 1;
  20.                 }
  21.                 else{
  22.                         RCC_HSEConfig(RCC_HSE_OFF);        //关闭外部时钟
  23.                         RCC_HSICmd(ENABLE);        
  24.                 }                        
  25.         }
  26.         
  27.         RCC_HCLKConfig(RCC_SYSCLK_Div1);                                  //HCLK(AHB)时钟为系统时钟1分频                        
  28.         RCC_PCLK1Config(RCC_HCLK_Div2);                                    //PCLK(APB1)时钟为HCLK时钟2分频
  29.         RCC_PCLK2Config(RCC_HCLK_Div1);                                    //PCLK(APB2)时钟为HCLK时钟1分频        

  30.         if(HSEStatus == 1) {                                                                        
  31.                 //PLL时钟配置,外部晶振为8MHz,系统配置为8/PLLM*PLLN/PLLP
  32.                 RCC_PLLConfig(RCC_PLLSource_HSE, PLLM, 336, 4, 7);   
  33.         }
  34.         else{
  35.                 //PLL时钟配置,内部晶振为16MHz,系统配置为16/16*336/4 =84MHz usb=336/7=48
  36.                 RCC_PLLConfig(RCC_PLLSource_HSI, 16, 336, 4, 7);   
  37.         }
  38.         
  39.         RCC_PLLCmd(ENABLE);                                         //开启PLL时钟,并等待PLL时钟准备好
  40.         while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);
  41.         RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);                              //选择PLL时钟为系统时钟

  42.         while(RCC_GetSYSCLKSource() != 0x08);                              //Wait till PLL is used as system clock source
  43.         RCC_ClockSecuritySystemCmd(ENABLE);                                                        //打开时钟安全系统
  44. }
复制代码

这个函数在主函数的入口处执行,注释的也很详细。传入参数有两个,第一个是选择内部时钟或者外部时钟,代码中有定义,第二个是M除频,在使用外部时钟的时候需要根据目标版的晶体频率选择,以保证经过晶体频率经过M除频后是1MHz的频率。如果是选用的内部时钟,则第二个参数无效,可以看到代码里面直接是16的除频而没有用到输入的参数作为M除频。这是因为内部时钟是固定的16MHz,所以就固定死了。亲测这个函数是有效的。但是我在使用的时候开始就出现了问题。在一些外设的配置中时钟就不对,这里拿串口作为例子。通过串口的配置底层可以看到一个函数:

F0_0B2[HP(3@6IN6FSSTE.png

可以看到串口的波特率是系统根据时钟去自动计算的,所以在计算之前需要得到时钟频率,此时会调用上图的获取时钟函数。这个地方也是我采坑的地方。花了点时间终于找到问题,跳进去时钟获取函数去看发现了一个宏定义:

C9P_Q)~65Q@}O}8A{Q}Q(_C.png

就是这个,一个是内部时钟一个是外部时钟,继续跟进会看到:

XWYM}WEY1{9YHQ]4RP4HA1X.png

它上面标的是25Mhz,这就是外设时钟不对的地方。其实时钟那条线都是完全ok的,只不过在配置这个串口的时候调用了这个错误的宏定义,然后就导致外设输出结果不对。找到问题就好办了,把25M改成自己的8M,问题解决,世界安静了。


收藏 评论0 发布时间:2022-3-16 11:01

举报

0个回答
关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32N6 AI生态系统
STM32MCU,MPU高性能GUI
ST ACEPACK电源模块
意法半导体生物传感器
STM32Cube扩展软件包
关注我们
st-img 微信公众号
st-img 手机版