正文
规则 和 注入 是两类通道，不是模式。
+ B( G: F* T! R- FADC时钟
4 G! R8 {+ C0 U& y

8 v; v. y  t+ C
+ ~7 i4 ]" F+ T9 ^+ D& E/ R如果只用规则通道而不用注入通道，则ADC时钟与AHB没有约束关系。

/ M4 G4 T9 L3 B: |6 L上图可以看到，ADC的时钟输入有两个时钟源：adc_hclk 和 adc_ker_ck 。
5 K( E6 Q4 ]: h6 R+ Gadc_hclk 被认为是 同步时钟。
adc_ker_ck 被认为是 异步时钟，他也有两个输入时钟，可以通过 RCC_CCIPR 寄存器配置选择使用 SYSCLK 还是 PCLK 。
2 M& v- a0 G( N
1. ADC的启动
1.1 退出深度掉电模式和ADC稳压器的开启
) ~8 ]7 q# \; S' m, \* \- @9 c3 K& S+ ]使用ADC的第一步就是退出“深度掉电模式”，即ADC->CR中的DEEPPWD = 0；
& H+ z, b3 g( Q# \6 ?0 r; E然后使能稳压器，即ADC->CR中的ADVREGEN = 1；
: U! Z: E$ _0 S: T等待稳压器启动，具体启动时间参见数据手册。（G474数据手册写的是20us ）数据手册第146页 DM00431551_ENV3

1.         ADC1->CR &= ~ADC_CR_DEEPPWD;//退出掉电模式
   ( G2 \4 J7 b/ j* o5 I1 ~) |
2.         ADC1->CR |= ADC_CR_ADVREGEN;//使能稳压器
   
3.         for (i = 0; i < 0xffff; i++)//延时等待稳压器稳定
   
4.         {
   9 o+ |4 w8 g+ ]" k% I+ b$ ?9 l
5.                 /* code */
   8 C% Y  r. d/ g7 u' \
6.         }

复制代码

0 _: |9 ^1 e9 C1.2 选择输入模式
$ K  q: g7 p3 w( jADC->DIFSEL 模式选择寄存器 中选择 差分输入或者单端输入模式。
% c- z8 r7 c. v5 w, _, F$ T

1.         ADC1->DIFSEL = (ADC1->DIFSEL & 0xfff80000)//模式选择寄存器
   - R# `9 Q3 x' T) [- s
2.         // |ADC_DIFSEL_DIFSEL_18                //bit18：【0|单端输入模式】【1|差分输入模式】
   1 A9 Z+ L" H2 S# r! C' u* Y
3.         // |ADC_DIFSEL_DIFSEL_17
   
4.         // |ADC_DIFSEL_DIFSEL_16
   / r5 ]" f. n# e' [
5.         // |ADC_DIFSEL_DIFSEL_15
   
6.         // |ADC_DIFSEL_DIFSEL_14
   
7.         // |ADC_DIFSEL_DIFSEL_13
   
8.         // |ADC_DIFSEL_DIFSEL_12
   & L8 _/ {$ E+ I9 ^7 ~( g8 ]7 I: l
9.         // |ADC_DIFSEL_DIFSEL_11
   
10.         // |ADC_DIFSEL_DIFSEL_10
    1 O, i/ u" y: O7 U7 n3 k! f
11.         // |ADC_DIFSEL_DIFSEL_9
    
12.         // |ADC_DIFSEL_DIFSEL_8
    
13.         // |ADC_DIFSEL_DIFSEL_7
    4 _( Y7 }+ ~  g8 B7 \. m3 \
14.         // |ADC_DIFSEL_DIFSEL_6
    & U, T6 _% |" _1 a, g$ y9 P
15.         // |ADC_DIFSEL_DIFSEL_5
    
16.         // |ADC_DIFSEL_DIFSEL_4
    
17.         // |ADC_DIFSEL_DIFSEL_3
    : p$ \' V7 {0 T6 I$ d, Y
18.         // |ADC_DIFSEL_DIFSEL_2
    ( m' b6 O! p  s$ ?
19.         // |ADC_DIFSEL_DIFSEL_1
      k9 W  E" K0 R& U( O
20.         // |ADC_DIFSEL_DIFSEL_0
    + Z7 O  g3 S& q2 L; s/ q
21.         ;
    
22.         
    2 u7 g% c8 s4 c# `

复制代码

; l) {, E& U7 }1.3 校准
校准分为单端校准和差分校准
2 B! f! H5 E8 @2 \" Q4 [

5 P5 p+ ^* k0 x( }# }0 t6 U
% N9 s0 k2 @  O6 K确定DEEPPWD=0（退出深度掉电模式），ADVREGEN=1（稳压器开启），并且已经等待了稳压器的启动时间。
1 {6 I4 ?! L- I1 O& @4 ?确定ADEN=0。
配置ADC->CR寄存器中的ADCALDIF标志位，选择输入模式（ADCALDIF=0 单端输入 / ADCALDIF=1 差分输入）。
$ _3 ^# h. N" i9 ZADC->CR寄存器的ADCAL标志位置位，即开启校准（ADCALDIF配置为什么模式就校准什么模式）。
# ^& }7 @* O8 I* v1 ]  \等待ADC->CR寄存器的ADCAL硬件清除，即ADCAL=0，代表校准结束。
在ADC->CALFACT寄存器中读取校准系数。
  l+ Z4 D/ A) ?& [
/ H' X9 O5 c/ }6 N9 J0 _9 K下面以单端输入校准为例：
! Q; q/ J8 b' p; I  ?! o/ U2 i

1.         ADC1->CR &= ~ADC_CR_ADCALDIF;//单端输入模式 步骤2
     g6 j  G3 B5 i; Q5 x% U- d
2.         ADC1->CR &= ~ADC_CR_ADEN;        //禁止ADC 步骤3
   
3.         ADC1->CR |= ADC_CR_ADCAL;        //校准ADC 步骤4
   # ~6 t8 r7 Q" V) `6 g
4.         i = 0xffff;
   5 W# R/ j+ Q% U' P& N5 C& Y% |2 s* t  r
5.         while((ADC1->CR & ADC_CR_ADCAL) && (i--));//等待校准结束。步骤5
   
6.         if(i == 0)//超时判断
   
7.         {
   
8.                 return FAILED;
   
9.         }

复制代码

如果通道中又有差分输入还有单端输入，则需要将两个系数都进行校准。

1 A" P- s) x- n1 ?1 S1.4 转换队列设置
1.5 采样时间设置

/ ?: r5 I# ~' S/ H

每个通道都可以用不同的采样时间进行采样，采样时间由ADC->SMPR1寄存器中的SMP位进行编程。因此，可以在以下采样时间值中进行选择：
• SMP = 000: 2.5 ADC clock cycles
4 ]" s5 q4 ]; w9 k, ~8 c, L/ W3 e• SMP = 001: 6.5 ADC clock cycles
• SMP = 010: 12.5 ADC clock cycles
• SMP = 011: 24.5 ADC clock cycles
- J& P3 U1 j$ o, N* K) j• SMP = 100: 47.5 ADC clock cycles
2 U: ?6 X! \1 m• SMP = 101: 92.5 ADC clock cycles
• SMP = 110: 247.5 ADC clock cycles
• SMP = 111: 640.5 ADC clock cycles
6 y! X$ F- x8 O总转换时间计算如下：TCONV = SMP + 12.5 ADC时钟周期（12-bit）
- Q7 B$ e1 H" _' A3 W* K) @例如：
$ j( p2 U3 t5 mFadc_ker_ck = 30MHz，并且SMP=0 即2.5 ADC时钟周期
4 l. s0 [) |3 n* W4 fTCONV = （2.5 + 12.5）个 ADC 时钟周期，即 15 / 30 us = 500ns
1 }- M' ]% j6 t& t% g采样结束后，ADC_ISR_EOSMP置位，代表采样结束（仅在规则转换中有效）

器与分辨率的转换时间如下表：


- i, V, P0 L0 W
注意：



每个通道的采样时间必须遵循数据手册的最小采样时间。（数据手册第146页 DM00431551_ENV3）



4 e4 `' j& g2 J1 u1 NSMPPLUS control bit
在ADC->SMPR1寄存器中有这么个标志位，其作用是为了方便 交错模式 对称。

% m2 U+ G) p7 U* T( P& P% Z2 ADC采样模式
2.1 Bulb sampling mode（灯泡模式？）
启动该采样模式，则在第二个ADC空闲时间进行采样，如下图
/ T2 ~1 Y7 V" P& @9 J: W

% d# j+ E3 |# _# ~7 R0 M0 {; p
" v+ R& w4 v! [! U( f+ r该采样方式有最大采样时间限制，参考数据手册。
/ r/ u4 L1 `: O3 j, `* A1 c该采样方式不适用连续采样和注入采样。
. t; F# `4 y9 t如果该模式启动（ADC->CFGR2中的BULB=1），则不准置位ADC->CFGR2中的SMPTRIG。

2.2 Sampling time control trigger mode（采样时间控制触发模式）
, R5 l1 C2 z4 N0 J/ J: F; a当SMPTRIG置位时（在ADC->CFGR2寄存器中），通过SMPx位（在ADC->SMPRx寄存器中）编程的采样时间是无效的。采样时间由触发信号边缘控制。

: F2 \$ G1 O" X; ], w; N2 [该模式分为软件控制和硬件控制：
硬件触发
1 O. W6 A  S9 h3 x3 I+ A# G当选择硬件触发器时，触发信号的每个上升沿开始采样周期。下降沿结束采样周期并开始转换。EXTEN（外部触发极性选择，在ADC->CFGR寄存器中）必须设置为01（上升沿有效）。 Hardware triggers with not defined rising and falling edges (one pulse event) cannot be used in Bulb mode.
( x% U% ^( u* ?& z软件触发
当选择软件触发器时，软件触发器不是ADC->CR中的ADSTART位，而是ADC->CFGR2寄存器中的SWTRIG位。置位SWTRIG位开始采样周期，清除SWTRIG位结束采样周期同时开始转换。EXTEN（外部触发极性选择，在ADC->CFGR寄存器中）必须设置为00（禁止外部触发）。
/ \4 ]' v! D* X! m- z4 A
3. 转换模式
5 m4 |( ?, [& R/ w+ }) O3 X3.1 单次转换模式(CONT=0)
当ADC_CFGR_CONT=0，代表配置为单次转换模式。
& H& m& c# Q  k' p规则模式：置位ADSTART（ADC->CR寄存器）或者外部触发
注入模式：置位JADSTART（ADC->CR寄存器）或者外部触发

在规则序列中，每次转换完成后
/ L4 r( P8 A1 a. s; {1 S( @% r转换后的数据存储到16位ADC_DR寄存器
) }' n8 Y5 v/ R7 }0 \置位ADC_ISR_EOC(结束常规转换)标志（读取或者写1 清零）
3 s" C9 y+ |8 P; Y: i如果设置了ADC_IER_EOCIE位，就会产生一个中断

在注入序列中，每次转换完成后
转换后的数据存储到16位ADC_JDRy寄存器
: \1 X- |4 \! O  F' A置位ADC_ISR_JEOC(结束常规转换)标志（读取或者写1 清零）
% N$ j* H) A& x% W# M% a  q2 o9 k如果设置了ADC_IER_JEOCIE位，就会产生一个中断

在规则序列完成后
) ~& h5 O  c6 m; I7 S  vADC_ISR_EOSEOS标志位置位（写1清零）
* W/ c9 a8 a+ ^2 f如果ADC_IER_EOSIE置位，则会产生一个中断
+ j0 E7 t  i4 Z3 G; O8 E6 g. G+ L1 l& Y+ J
在注入序列完成后
# x' I0 M. F0 }; gADC_ISR_JEOS标志位置位（写1清零）
如果ADC_IER_JEOSIE置位，则会产生一个中断
  u- Y1 g9 W6 m& {
提示：如果想转换单个通道请将 L（队列转换长度，在ADC1->SQR1寄存器中）设置为0（0代表转换1次也就是1个通道）。
& @- i4 l: }4 e: O
9 q1 Z$ G- M6 j1 Q  K7 P( P' ^+ g3.2 连续转换模式(CONT=1)
当ADC_CFGR_CONT=1，代表配置为连续转换模式。
只有规则通道有连续转换模式。

( _: ^+ V, V6 F+ V) T+ r; t) n在规则序列中，每次转换完成后
& L6 U) R# Q2 ^) n- B1 D: _转换后的数据存储到16位ADC_DR寄存器
置位ADC_ISR_EOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_EOCIE位，就会产生一个中断

在规则序列完成后
: ]' s" F  y) Q* wADC_ISR_EOSEOS标志位置位（写1清零）
如果ADC_IER_EOSIE置位，则会产生一个中断

然后，一个新的序列立即重启，ADC连续重复转换序列。
禁止同时置位 ADC_CFGR_DISCEN 和 ADC_CFGR_CONT。
; @: t) X8 U6 w5 Y注入通道要想连续转换，需要设置自动注入。
& M% h1 y. h% n6 S( r
4 u: U/ u! G9 O. j连续转换模式下，ADSTART不会被硬件清除。
4 s5 ?, y+ d) U5 q0 N不能同时使能ADC_CFGR_DISCEN和ADC_CFGR_CONT。
5 t' D( |) C1 T! t: I' u
3.3 不连续模式
6 D* v& O/ j' B( k当ADC_CFGR_DISCEN=1，开启不连续模式，每次触发都只转换ADC_CFGR_DISCNUM个通道数量，每次转换都会置位EOC标志位，直到转换完ADC->SQR里面的通道（总个数为ADC->SQR1中的L），最后置位EOS标志位。

* u- h" K# N2 H( \当ADC_CFGR_DISCEN=0，关闭不连续模式，一次触发转换ADC_SQR1_L个通道，每次转换都会置位EOC标志位，最后置位EOS标志位。
5 }9 x$ g/ |( W. G# X
1 }1 L3 B4 O& ?+ y不能同时使能ADC_CFGR_DISCEN和ADC_CFGR_CONT。
$ j# @+ t" l0 i$ O' i
4. 触发模式
ADSTART
+ H1 [* D$ g( w! m* g5 J2 t当EXTEN[1:0] == 0，ADSTART=1立即触发转换
, @7 r" E& U! b4 @. O) h当EXTEN[1:0] != 0，ADSTART=1得等待下个有效硬件触发才进行转换

9 ?* Y& ~! y$ @2 ^7 I+ @, U2 PJADSTART
. v1 a+ q4 w: z. M" U2 O. [当JEXTEN[1:0] == 0，JADSTART=1立即触发转换
当JEXTEN[1:0] != 0，JADSTART=1得等待下个有效硬件触发才进行转换
* |5 y- \; `4 @  s6 v$ G) d
外部触发
当注入队列使能（ADC_CFGR_JQDIS=0）,软件不能触发注入通道。
转换过程中，触发会被忽略。

触发极性
+ H3 T7 Q0 [+ e3 A  v
  j% A( F. @; l7 d
( M- p* A9 A$ m' l) R2 O0 S


触发源
; X$ d: c- ]1 }5 C1 ~0 T, w
. s# x8 P1 C! }6 R$ E

1 q& Z4 s7 E4 x' H; U) _- B8 p具体触发源见手册的第627页（DM00355726_ENV4）
) D* q+ x! d3 g) a1 P2 P) {
+ E) f/ P! n8 c$ R$ e( @5. 使用方法
5.1 注入模式
5.1.1 描述
. m+ r/ D4 ?! N" s注入模式 的优点就是相比 规则转换模式，队列模式 有更好的灵活性，它可以在ADC使能运行的情况下，修改 触发源 和 采样队列。对于经常变换 通道采样 或者 触发源 的工况下，这种模式更适合应用。
7 q/ O  [/ A' d5 y5 g, {
5.1.1 触发注入模式
在选择触发注入模式时，JAUTO 控制位（自动注入） 必须清除
通过外部触发或通过设置 ADC_CR 寄存器中的 ADSTART 位来启动一组常规通道的转换
如果发生外部注入触发，或者在常规通道组转换期间设置了 ADC_CR 寄存器中的 JADSTART 位，则当前执行的规则转换复位，然后启动注入转换序列（所有注入通道转换一次）
( U( F4 ?( s: e3 U: H然后，恢复上次中断的常规转换
+ h. t1 s- X' L' e: k; w8 M如果在注入转换期间发生常规事件，则注入转换不会中断，而是在注入序列结束时执行常规序列
2 ~6 w3 _1 H8 o% L( h: p+ H
% q$ P  n* k4 \6 i1 ^6 d  r; m$ l3 I配置 触发注入 模式的方法如下：
退出 睡眠模式（清除ADC_CR寄存器中的位DEEPPWD）
! |0 {  U6 G9 x/ d: x1 H4 R使能 ADC电压调节器（置位ADC_CR寄存器中的位ADVREGEN），延时等待电压调节器稳定
% x# F1 S2 a! o  o配置校准的模式（差分 和 单端 ，ADC_CR寄存器中的位ADCALDIF）
使能校准（ADC_CR寄存器中的位ADCAL），等待ADCAL清除，代表校准完毕
如果需要存储校准值可以读取CALFACT寄存器获取校准值，下次上电直接写入该寄存器
+ f% H5 v' N6 f* s" P配置 ADC12_CCR 寄存器，选择单独工作还是同步工作、时钟配置、传感器使能采样延时等参数
* V" t2 l8 L4 S配置ADC_CFGR寄存器，清除位JQDIS，允许注入模式，DMA、采样模式等参数
& J# p9 |- A, I: ~配置ADC_SMPR寄存器，来确定采样时间
配置ADC_IER寄存器，使能需要的中断
使能ADC（ADC_CR寄存器中的位ADEN），等待ADC就绪（等待ADC_ISR中的位** ADRDY**置位）
允许注入触发（ADC_CR寄存器中的位JADSTART）
' s$ t7 f5 @$ Y5 ]' R- _1 r可以在任意处配置ADC_JSQR寄存器，选择触发源和采样序列。

下面是
ADC12同步注入模式
5 W% i; V+ W- ^  ^ADC1、2 触发模式，每次触发序列为2次转换
触发源为 TIM1的TIGRO2

# P2 l  P- a% _2 e转换序列为
/ o$ p' o7 `1 y0 D9 A& PADC1 第一次转换通道3 第二次转换同道4
* T- m- i! U; b3 TADC2 第一次转换通道2 第二次转换同道15
/ K2 o; W( R2 C+ b/ H/ G5 |

1. void ADC1_2_Function_Init(void)
   
2. {
   
3.         volatile uint32_t j;                        // 避免延时函数被编译器优化
   * q) ~( Z" z9 j# h
4. 
   8 q9 }* F- r) P
5.         //============================================基本初始化开始
   
6.         // 步骤1 退出 睡眠模式
   
7.         ADC1->CR &= ~ADC_CR_DEEPPWD;    //退出掉电模式
   
8.         ADC2->CR &= ~ADC_CR_DEEPPWD;    //退出掉电模式
   
9. 
   % n- L3 E: e: \+ J
10. 
    
11.         // 步骤2 使能 ADC电压调节器
    + @& v/ ~% h$ E3 X# l8 W* w
12.         ADC1->CR |= ADC_CR_ADVREGEN;
    
13.         ADC2->CR |= ADC_CR_ADVREGEN;
    
14.         for(j=0;j<430000;j++);                //延时，等待voltage regulator启动
    2 b" ~; k, \) n1 X/ U. L
15. 
    ) s9 L+ K6 [; y7 M4 R! J2 J' }  W
16. 
    ' [% n6 F: c; x( L4 \3 b
17.         // 步骤3 配置校准的模式
      t: k' Q; H* M# ~5 U2 o
18.         ADC1->CR &= ~ADC_CR_ADCALDIF;//【0|单端输入】【1|差分输入】
    9 I7 B8 ^! e) J; @7 c. C- Q
19.         ADC2->CR &= ~ADC_CR_ADCALDIF;//当前为单端校准
    1 t. C: Z, g% y# A
20. 
    5 f, J- l+ S: k: [! I) V8 B
21. 
    
22.         // 步骤4 使能校准
    
23.         ADC1->CR |= ADC_CR_ADCAL;
    
24.         ADC2->CR |= ADC_CR_ADCAL;
    ' i/ P$ C+ @5 }1 I$ p& s& @
25.         //等待ADC校准结束
    
26.         while((ADC1->CR & ADC_CR_ADCAL) != 0);
    ! _% a! r' K3 i' b, Z: X1 q3 C
27.         while((ADC2->CR & ADC_CR_ADCAL) != 0);
    . T6 Z/ F4 X0 s8 E
28.         //============================================基本初始化结束
    ' R4 i+ u6 Y% J0 g4 z
29. 
    6 I' D& i0 r' K. \2 G5 M
30. 
    3 _1 k3 f' d" ]" L4 Y0 z" A* }
31.         // 步骤5 配置 ADC12_CCR 寄存器
    ; U, O: ~: ?( I# s
32.         ADC12_COMMON->CCR = 0x00000000
    
33.                                                 // |ADC_CCR_VBATSEL
    ' e+ j" O# D1 |  Z3 O
34.                                                 // |ADC_CCR_VSENSESEL
    4 U- v" t& [) i" N
35.                                                 // |ADC_CCR_VREFEN
    
36.                                                 |(0 << ADC_CCR_PRESC_Pos)        // 时钟配置（详细见手册 DM00355726_ENV4手册718页）
    
37.                                                 |(3 << ADC_CCR_CKMODE_Pos)        // ADC 时钟配置（详细见手册 DM00355726_ENV4手册719页）
    5 l5 a  ]6 [8 z1 P' H9 S! E
38.                                                 |(0 << ADC_CCR_MDMA_Pos)        // DMA 数据分辨率配置
    # c& P* r" R, D# x. k4 B
39.                                                 // |ADC_CCR_DMACFG                        // DMA 循环模式配置
    
40.                                                 |(10 << ADC_CCR_DELAY_Pos)        // 延时采样时间配置（详细见手册 DM00355726_ENV4手册720页）
    
41.                                                 |(5 << ADC_CCR_DUAL_Pos)        // 选择 仅同步注入模式（详细见手册 DM00355726_ENV4手册720页）
    
42.                                                 ;
    " D& b( T* V8 W( m
43. 
    1 ^7 i  {& J/ q
44. 
    
45.         // 步骤6 配置ADC_CFGR寄存器
    8 n% c4 h6 r0 ~" H2 Z. O& U
46.         ADC1->CFGR = 0x00000000
    / J( Y' h/ }" c4 n3 F
47.                                 // |ADC_CFGR_JQDIS                                                // 禁止注入（默认为1） 【0|允许注入】【1|禁止注入】
    8 r2 d) b' j+ ^' M; w
48.                                 |(0 << ADC_CFGR_AWD1CH_Pos)                        // AWTD1 通道选择
    ; h: p) r1 n. w
49.                                 // |ADC_CFGR_JAUTO                                                // 自动注入组转换（当启用双模式时，从ADC的位JAUTO不再可写，其内容等于主ADC的位JAUTO。）
    
50.                                 // |ADC_CFGR_JAWD1EN                                        // JAWTD1 使能注入通道
    
51.                                 // |ADC_CFGR_AWD1EN                                        // AWTD1 使能规则通道
      M. n; u" G! v7 o9 F' U
52.                                 // |ADC_CFGR_AWD1SGL                                        // 【0|AWTD1使能所有通道】【1|AWTD1使能 AWD1CH 通道】
    ; g. c) D1 C; P8 W7 A  u
53.                                 // |ADC_CFGR_JQM                                                // 注入队列模式。【0|一次序列后，保持队列参数】【1|一次序列后，队列不保存，清除，续重新配置才能再次触发，这段没有配置的时间不响应触发】
    
54.                                 // |ADC_CFGR_JDISCEN                                        // 注入通道上的不连续模式。【0|禁止不连续模式】【1|使能连续模式】(不能同时使用 自动注入 和 不连续模式)(当启用双模式时,从ADC该bit无效)
    
55.                                 |(0 << ADC_CFGR_DISCNUM_Pos)                // 不连续通道数
    
56.                                 // |ADC_CFGR_DISCEN                                        // 规则通道上的不连续模式【0|禁止不连续模式】【1|使能连续模式】(不能同时使用 自动注入 和 不连续模式)(当启用双模式时,从ADC该bit无效)
    : C. y5 t! ?6 e6 D0 W# u& D
57.                                 // |ADC_CFGR_ALIGN                                                // 数据左对齐【0|数据右对齐】【1|数据左对齐】
    4 e! }4 v/ Y/ T4 V: L; ]  {8 H
58.                                 // |ADC_CFGR_AUTDLY                                        // 延时转换模式开启 (当启用双模式时,从ADC该bit无效)
    $ S7 o6 l) L4 k0 k5 g. ?3 u
59.                                 // |ADC_CFGR_CONT                                                // 单独/连续 转换模式规则转换【0|单独转换模式】【1|连续转换模式（只有规则通道有该模式）】 (当启用双模式时,从ADC该bit无效)
    
60.                                 |ADC_CFGR_OVRMOD                                        // 【0|溢出后保留老数据】【1|溢出后覆盖老数据】
    
61.                                 |(0 << ADC_CFGR_EXTEN_Pos)                        // 规则通道 触发方式选择
    ! p" {9 G( p( S5 A) U2 v
62.                                                                                                                 //【0|禁止】
    : {6 ]$ t- ]( ?( u) F! ^
63.                                                                                                                 //【1|上升沿触发】
    
64.                                                                                                                 //【2|下降沿触发】
    
65.                                                                                                                 //【3|上升和下降沿触发】
    8 i* q+ O* J  ?6 B. ?
66.                                 |(0 << ADC_CFGR_EXTSEL_Pos)                        // 规则通道 外部触发源选择
    
67.                                 |(0 << ADC_CFGR_RES_Pos)                        // 数据分辨率 【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】
    
68.                                 // |ADC_CFGR_DMACFG                                        // DMA 配置
    " ~+ N9 H+ @& f: G+ y
69.                                 // |ADC_CFGR_DMAEN                                                // DMA 请求使能
    ( ~4 F8 ^: W0 d6 V" I5 ^
70.                                 ;
    
71. 
    
72.         ADC2->CFGR = 0x00000000
    
73.                                 // |ADC_CFGR_JQDIS                                                // 禁止注入（默认为1） 【0|允许注入】【1|禁止注入】
    
74.                                 |(0 << ADC_CFGR_AWD1CH_Pos)                        // AWTD1 通道选择
    0 Y; I2 {2 M  G6 h/ }
75.                                 // |ADC_CFGR_JAUTO                                                // 自动注入组转换（当启用双模式时，从ADC的位JAUTO不再可写，其内容等于主ADC的位JAUTO。）
      B7 \" X0 \: I& w/ m
76.                                 // |ADC_CFGR_JAWD1EN                                        // JAWTD1 使能注入通道
    - O( i& j3 t- h# g" I
77.                                 // |ADC_CFGR_AWD1EN                                        // AWTD1 使能规则通道
    
78.                                 // |ADC_CFGR_AWD1SGL                                        // 【0|AWTD1使能所有通道】【1|AWTD1使能 AWD1CH 通道】
    9 \& ~2 T6 v, q3 r6 V& k# t3 k
79.                                 // |ADC_CFGR_JQM                                                // 注入队列模式。【0|一次序列后，保持队列参数】【1|一次序列后，队列不保存，清除，续重新配置才能再次触发，这段没有配置的时间不响应触发】
    
80.                                 // |ADC_CFGR_JDISCEN                                        // 注入通道上的不连续模式。【0|禁止不连续模式】【1|使能连续模式】(不能同时使用 自动注入 和 不连续模式)(当启用双模式时,从ADC该bit无效)
    
81.                                 |(0 << ADC_CFGR_DISCNUM_Pos)                // 不连续通道数
    
82.                                 // |ADC_CFGR_DISCEN                                        // 规则通道上的不连续模式【0|禁止不连续模式】【1|使能连续模式】(不能同时使用 自动注入 和 不连续模式)(当启用双模式时,从ADC该bit无效)
    8 d5 s; ?- o8 V" u% Y+ X, K
83.                                 // |ADC_CFGR_ALIGN                                                // 数据左对齐【0|数据右对齐】【1|数据左对齐】
    4 `( r& |9 g! o. ^
84.                                 // |ADC_CFGR_AUTDLY                                        // 延时转换模式开启 (当启用双模式时,从ADC该bit无效)
    , B, K( N0 ^# |% H
85.                                 // |ADC_CFGR_CONT                                                // 单独/连续 转换模式规则转换【0|单独转换模式】【1|连续转换模式（只有规则通道有该模式）】 (当启用双模式时,从ADC该bit无效)
    
86.                                 |ADC_CFGR_OVRMOD                                        // 【0|溢出后保留老数据】【1|溢出后覆盖老数据】
    9 u8 I6 P" p7 q4 R) K8 S* A# L
87.                                 |(0 << ADC_CFGR_EXTEN_Pos)                        // 规则通道 触发方式选择
    9 f$ D: X( J& J! D+ P
88.                                                                                                                 //【0|禁止】
    8 |& r5 h' w7 i  C- q2 A) h5 }
89.                                                                                                                 //【1|上升沿触发】
    8 ~6 H4 i4 e; b7 p  H2 H9 v# U
90.                                                                                                                 //【2|下降沿触发】
    + j# @  K7 S. ^$ e2 T1 X
91.                                                                                                                 //【3|上升和下降沿触发】
    * x  N+ N. \7 A
92.                                 |(0 << ADC_CFGR_EXTSEL_Pos)                        // 规则通道 外部触发源选择
    7 b: N" I/ |2 L' K
93.                                 |(0 << ADC_CFGR_RES_Pos)                        // 数据分辨率 【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】
    * U& n+ B9 q7 a4 X1 K3 k
94.                                 // |ADC_CFGR_DMACFG                                        // DMA 配置
    
95.                                 // |ADC_CFGR_DMAEN                                                // DMA 请求使能
    6 A- M+ a/ H- X
96.                                 ;
    7 F3 I0 q% R, Y
97. 
    + X# v, D9 W+ e  [9 U9 i0 S7 T
98. 
    
99.         // 配置 ADC 看门狗， 如果不需要就不用配置
    / W% U2 W5 c0 l7 ^! M
100.         ADC1->TR1 = (3548 << ADC_TR1_HT1_Pos)        //2048+1500 = 3548
     
101.                                 |(548 << ADC_TR1_LT1_Pos)        //2048-1500 = 548
     5 {9 P2 w& T1 u" A
102.                                 |(1 << ADC_TR1_AWDFILT_Pos)        //达到阈值次数
     
103.                                 ;
     
104.         ADC2->TR1 = (3548 << ADC_TR1_HT1_Pos)        //2048+1500 = 3548
     
105.                                 |(548 << ADC_TR1_LT1_Pos)        //2048-1500 = 548
     
106.                                 |(1 << ADC_TR1_AWDFILT_Pos)        //达到阈值次数
     6 q: i6 F% P: g" \
107.                                 ;
       s1 M- ^; p. i% G; @
108. 
     
109. 
     : v6 m# u; r7 L
110.         // 步骤7 配置ADC_SMPR寄存器
     
111.         ADC1->SMPR1 = (ADC1->SMPR1 & 0x40000007)
     / T3 b# q% B1 w2 u3 ~
112.                                 // |(5 << ADC_SMPR1_SMP9_Pos)        //bit[29-27]:  通道x采样时间选择
     2 ?  \) e: C$ x& k1 p% p# e2 m: q
113.                                 // |(0 << ADC_SMPR1_SMP8_Pos)        //bit[26-24]: 【000|2.5 ADC clock cycles】  0
     
114.                                 // |(5 << ADC_SMPR1_SMP7_Pos)        //bit[23-21]: 【001|6.5 ADC clock cycles】  1
     ! B3 ~( M- Q1 Z$ `1 U
115.                                 // |(0 << ADC_SMPR1_SMP6_Pos)        //bit[20-18]: 【010|12.5 ADC clock cycles】 2
     
116.                                 // |(5 << ADC_SMPR1_SMP5_Pos)        //bit[17-15]: 【011|24.5 ADC clock cycles】 3
     . a" M; a! R2 Y( n- v" W# v% _
117.                                 |(3 << ADC_SMPR1_SMP4_Pos)        //bit[14-12]: 【100|47.5 ADC clock cycles】 4
     
118.                                 |(3 << ADC_SMPR1_SMP3_Pos)        //bit[11-09]: 【101|92.5 ADC clock cycles】 5
     / X  A" x: p( p" ]$ j( V/ _
119.                                 // |(0 << ADC_SMPR1_SMP2_Pos)        //bit[08-06]: 【110|247.5 ADC clock cycles】6
     % R% {0 ?7 `5 t5 ]7 v" ]
120.                                 // |(0 << ADC_SMPR1_SMP1_Pos)        //bit[05-03]: 【111|640.5 ADC clock cycles】7
     4 n! [7 p8 r! ?: N( x9 t
121.                                 ;
     ! I9 j( L$ k. B7 o. \
122.         ADC1->SMPR2 = (ADC1->SMPR2 & 0xf8000000)
     % M; g# b* ?" g- _$ M" T  h, R  i
123.                                 // |(0 << ADC_SMPR2_SMP18_Pos)        //bit[26-24]:  通道x采样时间选择
     4 k, z: I/ w% y
124.                                 // |(5 << ADC_SMPR2_SMP17_Pos)        //bit[23-21]: 【000|2.5 ADC clock cycles】  0
     
125.                                 // |(0 << ADC_SMPR2_SMP16_Pos)        //bit[20-18]: 【001|6.5 ADC clock cycles】  1
     $ p; R4 R$ \4 ]) X  a7 ]
126.                                 // |(0 << ADC_SMPR2_SMP15_Pos)        //bit[17-15]: 【010|12.5 ADC clock cycles】 2
     5 E& [& S/ A4 }3 G+ F3 p+ L: K0 I
127.                                 // |(0 << ADC_SMPR2_SMP14_Pos)        //bit[14-12]: 【011|24.5 ADC clock cycles】 3
     ( C5 q  E/ X- }6 d, Q
128.                                 // |(5 << ADC_SMPR2_SMP13_Pos)        //bit[11-09]: 【100|47.5 ADC clock cycles】 4
     ( ?: e: F* |8 H0 [5 n
129.                                 // |(0 << ADC_SMPR2_SMP12_Pos)        //bit[08-06]: 【101|92.5 ADC clock cycles】 5
     9 F( G" G6 j, R) v" o) v
130.                                 // |(5 << ADC_SMPR2_SMP11_Pos)        //bit[05-03]: 【110|247.5 ADC clock cycles】6
     / [7 d2 {. B  `
131.                                 // |(0 << ADC_SMPR2_SMP10_Pos)        //bit[02-00]: 【111|640.5 ADC clock cycles】7
     
132.                                 ;
     
133.         ADC2->SMPR1 = (ADC2->SMPR1 & 0x40000007)
     
134.                                 // |(5 << ADC_SMPR1_SMP9_Pos)        //bit[29-27]:  通道x采样时间选择
     
135.                                 // |(0 << ADC_SMPR1_SMP8_Pos)        //bit[26-24]: 【000|2.5 ADC clock cycles】  0
     
136.                                 // |(5 << ADC_SMPR1_SMP7_Pos)        //bit[23-21]: 【001|6.5 ADC clock cycles】  1
     
137.                                 // |(0 << ADC_SMPR1_SMP6_Pos)        //bit[20-18]: 【010|12.5 ADC clock cycles】 2
     2 U$ `2 |* e3 g
138.                                 // |(5 << ADC_SMPR1_SMP5_Pos)        //bit[17-15]: 【011|24.5 ADC clock cycles】 3
     5 \* R* ^! K: |1 \2 f" A7 ]
139.                                 // |(0 << ADC_SMPR1_SMP4_Pos)        //bit[14-12]: 【100|47.5 ADC clock cycles】 4
     ' j+ N& y8 R: x
140.                                 // |(0 << ADC_SMPR1_SMP3_Pos)        //bit[11-09]: 【101|92.5 ADC clock cycles】 5
     
141.                                 |(3 << ADC_SMPR1_SMP2_Pos)        //bit[08-06]: 【110|247.5 ADC clock cycles】6
     
142.                                 // |(0 << ADC_SMPR1_SMP1_Pos)        //bit[05-03]: 【111|640.5 ADC clock cycles】7
     
143.                                 ;
     + g( Y6 Q2 X' R8 i
144.         ADC2->SMPR2 = (ADC2->SMPR2 & 0xf8000000)
     " v+ W4 ~* L  g/ J* @
145.                                 // |(0 << ADC_SMPR2_SMP18_Pos)        //bit[26-24]:  通道x采样时间选择
     
146.                                 // |(5 << ADC_SMPR2_SMP17_Pos)        //bit[23-21]: 【000|2.5 ADC clock cycles】  0
     2 G- O' q/ A  L) S& `
147.                                 // |(0 << ADC_SMPR2_SMP16_Pos)        //bit[20-18]: 【001|6.5 ADC clock cycles】  1
     ' N4 J% p) w7 ?- v/ y
148.                                 |(3 << ADC_SMPR2_SMP15_Pos)        //bit[17-15]: 【010|12.5 ADC clock cycles】 2
     2 O- V1 n4 F- z/ a; V
149.                                 // |(0 << ADC_SMPR2_SMP14_Pos)        //bit[14-12]: 【011|24.5 ADC clock cycles】 3
     
150.                                 // |(5 << ADC_SMPR2_SMP13_Pos)        //bit[11-09]: 【100|47.5 ADC clock cycles】 4
     4 o9 N& q9 X$ M
151.                                 // |(0 << ADC_SMPR2_SMP12_Pos)        //bit[08-06]: 【101|92.5 ADC clock cycles】 5
     
152.                                 // |(5 << ADC_SMPR2_SMP11_Pos)        //bit[05-03]: 【110|247.5 ADC clock cycles】6
     # r! H* w5 Y. M& X* U
153.                                 // |(0 << ADC_SMPR2_SMP10_Pos)        //bit[02-00]: 【111|640.5 ADC clock cycles】7
     5 M8 p, k( ~( m/ e0 t: ~
154.                                 ;
     & Y1 z0 \( k6 {8 x7 \2 u# M2 ^
155. 
     
156. 
     
157.         // 步骤8 配置ADC_IER寄存器，配置中断
     
158.         ADC1->IER = 0x00000000
     
159.                                 // |ADC_IER_JQOVFIE
     2 t* w2 U9 y- m& h9 l) s+ g
160.                                 // |ADC_IER_AWD3IE
     # S, n# \* L, o. t0 M4 @
161.                                 // |ADC_IER_AWD2IE
     
162.                                 // |ADC_IER_AWD1IE
     
163.                                 // |ADC_IER_JEOSIE
     
164.                                 |ADC_IER_JEOCIE
     & H% S! x& J5 X
165.                                 // |ADC_IER_OVRIE
     , w5 K, ]+ Y5 K- T$ Z# Y9 ^: a1 B
166.                                 // |ADC_IER_EOSIE
     & h( F" `7 ], f3 G& X
167.                                 // |ADC_IER_EOCIE
     5 C" [2 _' C9 O# [# o9 r
168.                                 // |ADC_IER_EOSMPIE
     ) a5 _, e4 J4 D. e2 Y
169.                                 // |ADC_IER_ADRDYIE
     
170.                                 ;
     
171. 
     + w* {) `  Y  K$ ?" I6 I3 u9 d
172. 
     ; P* Z, L, y+ f. i
173.         // 步骤9 使能ADC
     , k# ]/ R) x0 a2 k% k3 O
174.         ADC1->CR |= ADC_CR_ADEN;
     
175.         ADC2->CR |= ADC_CR_ADEN;
     
176.         //等待ADC 就绪
     + D' u0 g, l- f* ?
177.         while(!(ADC1->ISR & ADC_ISR_ADRDY));
     4 m$ d) v- C5 v( Y
178.         while(!(ADC2->ISR & ADC_ISR_ADRDY));
     3 d3 W, ~# v, j! E
179.         
     
180. 
     
181.         // 步骤10 允许注入触发
     
182.         ADC1->CR |= ADC_CR_JADSTART;
     
183.         ADC2->CR |= ADC_CR_JADSTART;
     7 d0 B8 b# E* f8 a' {' C5 ?
184.         
     ( W7 h" w; w$ N+ u
185. 
     # V9 n; m" x( @1 f6 U+ V  }3 a$ n
186.         // 配置注入队列
     ' o  @; U* _  p$ }: M
187.         ADC1->JSQR = 0x00000000
     ; H) p, T5 D/ n: E: b- q' w+ F
188.                                 |(0 << ADC_JSQR_JSQ4_Pos)                        // 0~18
     ; J( V4 w6 h* j7 o3 P8 Z, l  r; Q
189.                                 |(0 << ADC_JSQR_JSQ3_Pos)                        // 0~18
     
190.                                 |(4 << ADC_JSQR_JSQ2_Pos)                        // 0~18
     
191.                                 |(3 << ADC_JSQR_JSQ1_Pos)                        // 0~18
     . {/ D9 U/ A3 h  j$ Y0 X5 g
192.                                 |(1 << ADC_JSQR_JEXTEN_Pos)                        // 外部触发极性选择。
     
193.                                                                                                                 //【0|如果 JQDIS=0 ，禁止硬件和软件触发。如果 JQDIS=1 ，禁止硬件触发】
     ) c  l" [/ P' q- N
194.                                                                                                                 //【1|上升沿触发】
     3 f2 f- m5 e* \" R$ M- G
195.                                                                                                                 //【2|下降沿触发】
     . j8 i1 d( U. F- ?4 y2 }, b% r- P
196.                                                                                                                 //【3|上升和下降沿触发】
     
197.                                 |(0x08 << ADC_JSQR_JEXTSEL_Pos)                // 外部触发源选择
     
198.                                 |(1 << ADC_JSQR_JL_Pos)                                // 注入通道长度 n-1
     
199.                                 ;
     
200. 
     
201.         ADC2->JSQR = 0x00000000
     
202.                                 |(0 << ADC_JSQR_JSQ4_Pos)                        // 0~18
     & U- F" Z$ r6 z+ h( {, A% l
203.                                 |(0 << ADC_JSQR_JSQ3_Pos)                        // 0~18
     
204.                                 |(15 << ADC_JSQR_JSQ2_Pos)                        // 0~18
     
205.                                 |(2 << ADC_JSQR_JSQ1_Pos)                        // 0~18
     
206.                                 |(1 << ADC_JSQR_JEXTEN_Pos)                        // 外部触发极性选择。
     
207.                                                                                                                 //【0|如果 JQDIS=0 ，禁止硬件和软件触发。如果 JQDIS=1 ，禁止硬件触发】
     
208.                                                                                                                 //【1|上升沿触发】
     ; ]8 g4 `6 u# S
209.                                                                                                                 //【2|下降沿触发】
     % M" A' ^; V2 Q. [( Z
210.                                                                                                                 //【3|上升和下降沿触发】
     
211.                                 |(0x08 << ADC_JSQR_JEXTSEL_Pos)                // 外部触发源选择
     ! k5 D3 F9 z- C
212.                                 |(1 << ADC_JSQR_JL_Pos)                                // 注入通道长度 n-1
     
213.                                 ;
     7 ]! K" q1 V/ u( @' O# |
214. }

复制代码

7 }  k3 `0 L4 `9 j+ J- u下面是触发注入模式，在ADC运行过程中，修改 采样队列 的时序图。
2 W. V8 Y2 [* L- Z

7 d& j& L3 [& |0 `7 g
) Q6 i* E: R' D0 H1 O5.1.2 自动注入模式
/ l8 F# j+ x* G) E7 }5.1.3
5 {8 b' j# V  @% C$ P- p1 cDMA请求
双ADC模式
9 m4 r% ?. `3 @- Y% m当ADC_CCR_DUAL不等于0的时候，ADC进入双ADC模式，双ADC模式下，从ADC的配置位和主模式的配置位共享（CFGR寄存器），只需在主ADC中配置触发源、触发方式、触发极性、注入触发源、注入触发极性就可以，从ADC不用配置。

附录
+ Y; ]( S5 J1 @0 m7 ]寄存器表

3 }6 ^$ }2 c8 s2 }, {

1.         ADC1->CR = (ADC1->CR & 0x2fffffc0)//default：0x2000 0000
   ) P. O/ h& v& ~# I( w
2.         // |ADC_CR_ADCAL                                //bit31: ADC校准
   , m% S/ U/ v* Y6 i; I8 v7 c! R
3.         // |ADC_CR_ADCALDIF                        //bit30: 校准模式【0|单端输入模式】【1|差分输入模式】
   
4.         // |ADC_CR_DEEPPWD                                //bit29: 深度掉电使能【1|深度掉电模式】
   1 M2 m0 U' Y' s( r/ l
5.         // |ADC_CR_ADVREGEN                        //bit28: ADC稳压器使能【1|使能稳压器】
   7 X* D: I, s3 R/ U- c  m1 k
6.         // |ADC_CR_JADSTP                                //bit05: 停止注入转换指令
   9 A! N4 o. x0 i) U
7.         // |ADC_CR_ADSTP                                //bit04: 停止规则转换指令
   $ F3 _! p. s1 h  o% s
8.         // |ADC_CR_JADSTART                        //bit03: 开始注入转换指令
   & o5 }/ T: E% }# P$ \. \+ T9 ~9 N
9.         // |ADC_CR_ADSTART                                //bit02: 开始规则转换指令
   " i1 s  Q) z$ R' S
10.         // |ADC_CR_ADDIS                                //bit01: ADC停止指令
    ) U/ E% ~5 i: d) Z
11.         // |ADC_CR_ADEN                                //bit00: ADC使能
    
12.         ;
    ) e  E& I, H2 E
13.         ADC1->DIFSEL = (ADC1->DIFSEL & 0xfff80000)//模式选择寄存器
    
14.         // |ADC_DIFSEL_DIFSEL_18                //bit18：【0|单端输入模式】【1|差分输入模式】
    4 C8 G  y% r, Q* S) b
15.         // |ADC_DIFSEL_DIFSEL_17
    6 o7 U* C  D$ I$ x8 o. U0 b/ F0 m
16.         // |ADC_DIFSEL_DIFSEL_16
    
17.         // |ADC_DIFSEL_DIFSEL_15
    
18.         // |ADC_DIFSEL_DIFSEL_14
    
19.         // |ADC_DIFSEL_DIFSEL_13
    6 z6 @/ J" S( m: S& a. B
20.         // |ADC_DIFSEL_DIFSEL_12
    
21.         // |ADC_DIFSEL_DIFSEL_11
    
22.         // |ADC_DIFSEL_DIFSEL_10
    & L* L2 O: g* F, e0 `7 U
23.         // |ADC_DIFSEL_DIFSEL_9
    - C" N2 m, V1 H1 [/ r/ \7 a: K
24.         // |ADC_DIFSEL_DIFSEL_8
    " w" i9 X: ?$ A3 Q. I" d2 D) @
25.         // |ADC_DIFSEL_DIFSEL_7
    
26.         // |ADC_DIFSEL_DIFSEL_6
    
27.         // |ADC_DIFSEL_DIFSEL_5
    
28.         // |ADC_DIFSEL_DIFSEL_4
    
29.         // |ADC_DIFSEL_DIFSEL_3
    
30.         // |ADC_DIFSEL_DIFSEL_2
    
31.         // |ADC_DIFSEL_DIFSEL_1
    8 ^4 j0 g1 ]7 Z9 }$ ?3 l# v) K
32.         // |ADC_DIFSEL_DIFSEL_0
    
33.         ;
    2 l2 V* N% n  F; I  E" ~6 }$ G
34.         
    - b3 i  ?- d" W& J4 V! _) W; p
35. 
    . X1 p+ A. z2 w+ g4 G" V+ c& C
36.         ADC1->SQR1 = (ADC1->SQR1 & 0xe0820830)
    
37.         // |(0 << ADC_SQR1_SQ4_Pos)        //bit[28-24]: 4th 规则队列(5-bit 0~18)
    
38.         // |(0 << ADC_SQR1_SQ3_Pos)        //bit[22-18]: 3rd 规则队列(5-bit 0~18)
    
39.         // |(0 << ADC_SQR1_SQ2_Pos)        //bit[16-12]: 2nd 规则队列(5-bit 0~18)
    
40.         // |(0 << ADC_SQR1_SQ1_Pos)        //bit[10-06]: 1st 规则队列(5-bit 0~18)
    
41.         // |(0 << ADC_SQR1_L_Pos)                //bit[03-00]: 规则通道队列长度
    
42.         ;
    $ n' A8 a/ d- D9 J( d+ Q7 s
43.         ADC1->SQR2 = (ADC1->SQR2 & 0xe0820820)
    
44.         // |(0 << ADC_SQR2_SQ9_Pos)        //bit[28-24]: 9th 规则队列(5-bit 0~18)
    3 @4 A- k- k, K1 x
45.         // |(0 << ADC_SQR2_SQ8_Pos)        //bit[22-18]: 8th 规则队列(5-bit 0~18)
    
46.         // |(0 << ADC_SQR2_SQ7_Pos)        //bit[16-12]: 7th 规则队列(5-bit 0~18)
    
47.         // |(0 << ADC_SQR2_SQ6_Pos)        //bit[10-06]: 6th 规则队列(5-bit 0~18)
    ! {2 f9 `% J& f- V+ ]7 t
48.         // |(0 << ADC_SQR2_SQ5_Pos)        //bit[04-00]: 5th 规则队列(5-bit 0~18)
    
49.         ;
    9 e% g; w) N$ x* m! S0 W
50.         ADC1->SQR3 = (ADC1->SQR3 & 0xe0820820)
    
51.         // |(0 << ADC_SQR3_SQ14_Pos)        //bit[28-24]: 14th 规则队列(5-bit 0~18)
    6 S) y; Y$ j4 j5 J* k4 [* k
52.         // |(0 << ADC_SQR3_SQ13_Pos)        //bit[22-18]: 13th 规则队列(5-bit 0~18)
    6 k/ _' P6 Y: I; ~0 Q
53.         // |(0 << ADC_SQR3_SQ12_Pos)        //bit[16-12]: 12th 规则队列(5-bit 0~18)
    
54.         // |(0 << ADC_SQR3_SQ11_Pos)        //bit[10-06]: 11th 规则队列(5-bit 0~18)
    
55.         // |(0 << ADC_SQR3_SQ10_Pos)        //bit[04-00]: 10th 规则队列(5-bit 0~18)
    
56.         ;
    . J6 s% q1 F+ y# f1 ]* z  d
57.         ADC1->SQR4 = (ADC1->SQR4 & 0xfffff820)
    
58.         // |(0 << ADC_SQR4_SQ16_Pos)        //bit[10-06]: 16th 规则队列(5-bit 0~18)
    
59.         // |(0 << ADC_SQR4_SQ15_Pos)        //bit[04-00]: 15th 规则队列(5-bit 0~18)
    1 B8 r2 n! a' R* i" }# j
60.         ;
    
61.         
    ( z8 b5 a" `$ K/ v7 X0 j
62.         // ADC1->ISR  只读
    4 s+ x; e0 g$ |0 t# o
63.         // |ADC_ISR_JQOVF                                //bit10: 注入队列溢出
    " T1 }* n7 c% j4 o/ ?4 Q$ m+ {! U
64.         // |ADC_ISR_AWD3                                //bit09: 模拟看门狗3 标志位
    : W9 E6 c' F. I" X% ^
65.         // |ADC_ISR_AWD2                                //bit08: 模拟看门狗2 标志位
    2 q1 x9 E- n8 x2 J. P" r: g
66.         // |ADC_ISR_AWD1                                //bit07: 模拟看门狗1 标志位
    
67.     // |ADC_ISR_JEOS                                //bit06: 注入通道队列转换结束标志（写1清零）
    % {7 G$ @0 g7 T! q
68.         // |ADC_ISR_JEOC                                //bit05: 注入通道转换结束标志（读取清零）
    2 K6 T& Z  W2 P, f% F& T7 U
69.         // |ADC_ISR_OVR                                //bit04: ADC溢出（数据被覆盖）
    7 |2 f$ M; X" G5 M8 X2 W
70.         // |ADC_ISR_EOS                                //bit03: 规则转换队列结束
    
71.         // |ADC_ISR_EOC                                //bit02: 规则转换结束
    
72.         // |ADC_ISR_EOSMP                                //bit01: 采样结束标志
    
73.         // |ADC_ISR_ADRDY                                //bit00: ADC准备就绪
    
74. 
    
75.         ADC1->IER = (ADC1->IER & 0xfffff800)
    $ F' S* P4 |, ~  ^" K2 _: B
76.         // |ADC_IER_JQOVFIE                        //bit10: 注入队列溢出 中断使能
    & G/ U# Y5 T/ D7 j& B2 D+ A) F
77.         // |ADC_IER_AWD3IE                                //bit09: 模拟看门狗3 中断使能
    
78.         // |ADC_IER_AWD2IE                                //bit08: 模拟看门狗2 中断使能
    + A. f5 l) K1 P9 F
79.         // |ADC_IER_AWD1IE                                //bit07: 模拟看门狗1 中断使能
    
80.         // |ADC_IER_JEOSIE                                //bit06: 注入通道队列转换结束 中断使能
    $ u0 Y# s% S" C" Z6 S
81.         // |ADC_IER_JEOCIE                                //bit05: 注入通道转换结束 中断使能
    ' E. b) l2 ~2 x( P% Q: i( p) S
82.         // |ADC_IER_OVRIE                                //bit04: ADC溢出 中断使能
    & h) B# t8 q( G5 z; j9 N
83.         // |ADC_IER_EOSIE                                //bit03: 规则转换队列结束 中断使能
    
84.         // |ADC_IER_EOCIE                                //bit02: 规则转换结束 中断使能
    5 d% _! ?0 a, r3 x
85.         // |ADC_IER_EOSMPIE                        //bit01: 采样结束 中断使能
    
86.         // |ADC_IER_ADRDYIE                        //bit00: ADC就绪 中断使能
    / w; K' N8 E( b; A, p( P5 K* H
87.         ;
    
88. 
    
89.         
    
90.         ADC1->CFGR = (ADC1->CFGR & 0x80000000)
    
91.         // |ADC_CFGR_JQDIS                                //bit31: 注入队列禁止使能【1|禁止注入队列】
    ' E' M( v/ D, j4 t# }
92.         // |(0 << ADC_CFGR_AWD1CH_Pos)        //bit[30-26]: 模拟量看门狗1 通道选择
    1 c3 `& P# c) Z8 Y% i
93.         // |ADC_CFGR_JAUTO                                //bit25: 自动注入通道【1|自动注入组转换使能】
    
94.         // |ADC_CFGR_JAWD1EN                        //bit24: 注入通道 模拟量看门狗1 使能
    4 u+ }, e& C" V; ]& S3 w8 G: |
95.         // |ADC_CFGR_AWD1EN                        //bit23: 规则通道 模拟量看门狗1 使能
    
96.         // |ADC_CFGR_AWD1SGL                        //bit22: 【1|模拟量看门狗1 使能在单独通道上】
    
97.         // |ADC_CFGR_JQM                                //bit21: JSQR队列模式
    " W. Z/ M1 g" f
98.         // |ADC_CFGR_JDISCEN                        //bit20: 注入通道上的不连续模式
    3 z7 w/ f0 @" v, a' D
99.         // |(0 << ADC_CFGR_DISCNUM_Pos)//bit[19-17]: 不连续模式通道计数
    
100.         // |ADC_CFGR_DISCEN                        //bit16: 规则通道上的不连续模式
     
101.         // |ADC_CFGR_ALIGN                                //bit15: 数据左对齐【1|数据左对齐】
     
102.         // |ADC_CFGR_AUTDLY                        //bit14: 延时转换模式开启
     0 b7 S9 {/ i; m) \- Y
103.         // |ADC_CFGR_CONT                                //bit13: 单独/连续 转换模式规则转换【0|单独转换模式】【1|连续转换模式】
     
104.         // |ADC_CFGR_OVRMOD                        //bit12: 【0|溢出后保留老数据】【1|溢出后覆盖老数据】
     ! z* S+ s( V+ s( ~6 X9 o9 [
105.         // |ADC_CFGR_EXTEN_1                        //bit[11-10]: 外部触发极性选择
     
106.         // |ADC_CFGR_EXTEN_0                        //    【00|禁止外部触发】【01|上升沿】【10|下降沿】【11|上下都有效】
     * ?: L9 c3 Z# _! S8 T/ c6 b
107.         // |(0 << ADC_CFGR_EXTSEL_Pos)        //bit[09-05]: 外部触发源选择
     
108.         // |ADC_CFGR_RES_1                                //bit[04-03]: 数据分辨率
     - K) G9 g0 [* Y7 O' _
109.         // |ADC_CFGR_RES_0                                //    【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】
     
110.         // |ADC_CFGR_DMACFG                        //bit01: 【0|单次模式】【1|循环模式】
     
111.         // |ADC_CFGR_DMAEN                                //bit00: 【0|禁止DMA请求】【1|使能DMA请求】
     " W( ]8 t( ^2 N/ b
112.         ;
       b. R  j5 i6 u/ _
113.         ADC1->CFGR2 = (ADC1->CFGR2 & 0xf1fef800)
     
114.         // |ADC_CFGR2_SMPTRIG                        //bit27: 采样时间控制触发模式,通过SWTRIG位控制采样时间和转换时间
     
115.         // |ADC_CFGR2_BULB                                //bit26: 【1|两次采样间隔的空闲进行下次采样】
     
116.         // |ADC_CFGR2_SWTRIG                        //bit25: 采样时间控制触发模式的软件触发位
     
117.         // |ADC_CFGR2_GCOMP                        //bit16: 增益补偿模式【1|所有通道增益补偿】
     
118.         // |ADC_CFGR2_ROVSM                        //bit10: 规则过采样模式【0|继续采样】【1|整个序列重新从头采样】
     # o8 G" _# _: `9 O1 O
119.         // |ADC_CFGR2_TROVS                        //bit09: 触发常规过采样
     1 C% i: C7 F& i8 j3 E2 S
120.         // |(0 << ADC_CFGR2_OVSS_Pos)        //bit[08-05]: 过采样移位
     
121.         // |(0 << ADC_CFGR2_OVSR_Pos)        //bit[04-02]: 过采样比率
     ; \# C% I" E% y% ]0 t
122.         // |ADC_CFGR2_JOVSE                        //bit01: 注入过采样使能
     
123.         // |ADC_CFGR2_ROVSE                        //bit00: 规则过采样使能
     9 a) q7 p# }4 U4 K
124.         ;
     1 C2 B+ B$ i! ~. p  p$ V' e+ A. z+ B! ?
125. 
     
126.         ADC1->SMPR1 = (ADC1->SMPR1 & 0x40000000)
     
127.         // |ADC_SMPR1_SMPPLUS                        //bit31: 【1|2.5-ADCCLK】【0|3.5-ADCCLK】为了使整个周期成为偶数，方便交错模式
     : ~3 ~) Y! N. K% X$ g
128.         // |(0 << ADC_SMPR1_SMP9_Pos)        //bit[29-27]:  通道x采样时间选择
     , q/ D/ }7 \% W# E5 l, I' _
129.         // |(0 << ADC_SMPR1_SMP8_Pos)        //bit[26-24]: 【000|2.5 ADC clock cycles】  0
     
130.         // |(0 << ADC_SMPR1_SMP7_Pos)        //bit[23-21]: 【001|6.5 ADC clock cycles】  1
     
131.         // |(0 << ADC_SMPR1_SMP6_Pos)        //bit[20-18]: 【010|12.5 ADC clock cycles】 2
     
132.         // |(0 << ADC_SMPR1_SMP5_Pos)        //bit[17-15]: 【011|24.5 ADC clock cycles】 3
     - ^+ d) L4 I/ i, u3 I
133.         // |(0 << ADC_SMPR1_SMP4_Pos)        //bit[14-12]: 【100|47.5 ADC clock cycles】 4
     9 r: g2 r2 y+ k1 e4 [) Z8 ]
134.         // |(0 << ADC_SMPR1_SMP3_Pos)        //bit[11-09]: 【101|92.5 ADC clock cycles】 5
     
135.         // |(0 << ADC_SMPR1_SMP2_Pos)        //bit[08-06]: 【110|247.5 ADC clock cycles】6
     
136.         // |(0 << ADC_SMPR1_SMP1_Pos)        //bit[05-03]: 【111|640.5 ADC clock cycles】7
     & Z5 r3 m  V/ ^& ^, z' w9 ^1 u. C
137.         // |(0 << ADC_SMPR1_SMP0_Pos)        //bit[02-00]:
     
138.         ;
     
139.         ADC1->SMPR2 = (ADC1->SMPR2 & 0xf8000000)
       f  M# l0 M4 z; _' Q- c! D) ~
140.         // |(0 << ADC_SMPR2_SMP18_Pos)        //bit[26-24]:  通道x采样时间选择
     
141.         // |(0 << ADC_SMPR2_SMP17_Pos)        //bit[23-21]: 【000|2.5 ADC clock cycles】  0
     
142.         // |(0 << ADC_SMPR2_SMP16_Pos)        //bit[20-18]: 【001|6.5 ADC clock cycles】  1
     1 O1 `& d0 C5 g/ E: j
143.         // |(0 << ADC_SMPR2_SMP15_Pos)        //bit[17-15]: 【010|12.5 ADC clock cycles】 2
     8 m' U9 k& e+ d% N6 G( W
144.         // |(0 << ADC_SMPR2_SMP14_Pos)        //bit[14-12]: 【011|24.5 ADC clock cycles】 3
     
145.         // |(0 << ADC_SMPR2_SMP13_Pos)        //bit[11-09]: 【100|47.5 ADC clock cycles】 4
     
146.         // |(0 << ADC_SMPR2_SMP12_Pos)        //bit[08-06]: 【101|92.5 ADC clock cycles】 5
     $ I7 n5 F' d' X5 M7 m" I( u
147.         // |(0 << ADC_SMPR2_SMP11_Pos)        //bit[05-03]: 【110|247.5 ADC clock cycles】6
     & C5 k2 ~2 c  w( g) r/ G) w4 W; d
148.         // |(0 << ADC_SMPR2_SMP10_Pos)        //bit[02-00]: 【111|640.5 ADC clock cycles】7
     
149.         ;
     
150. 
     
151.         ADC1->TR1 = (ADC1->TR1 & 0xf0008000)
     
152.         // |(0x0000 << ADC_TR1_HT1_Pos)//bit[27-16]: 模拟看门狗1 高阈值(12-bit)
     
153.         // |(0 << ADC_TR1_AWDFILT_Pos)        //bit[14-12]: 模拟看门狗滤波参数 连续出现x+1（x!=0）次越限 才被视为有效【0|无滤波】
     
154.         // |(0x0000 << ADC_TR1_LT1_Pos)//bit[11-00]: 模拟看门狗1 低阈值(12-bit)
     
155.         ;
     
156.         ADC1->TR2 = (ADC1->TR2 & 0xff00ff00)
     " S' h9 T2 J* C
157.         // |(0x0000 << ADC_TR1_HT2_Pos)//bit[23-16]: 模拟看门狗2 高阈值(8-bit)
     
158.         // |(0x0000 << ADC_TR1_LT2_Pos)//bit[07-00]: 模拟看门狗2 低阈值(8-bit)
     6 Y' H0 N& c) E+ ]& S$ B
159.         ;
     
160.         ADC1->TR3 = (ADC1->TR3 & 0xff00ff00)
     " ?5 P8 q% j) t/ k
161.         // |(0x0000 << ADC_TR1_HT3_Pos)//bit[23-16]: 模拟看门狗3 高阈值(8-bit)
     
162.         // |(0x0000 << ADC_TR1_LT3_Pos)//bit[07-00]: 模拟看门狗3 低阈值(8-bit)
     
163.         ;
     
164. 
     3 R/ e$ |; d( S
165. 
     , E. b  K8 R9 C
166.         // ADC1->DR 只读（共32-bit，16-bit有效） ADC规则数据寄存器
     
167.         // ADC1->JSQR = (ADC1->JSQR & 0x04104000);
     6 `0 N' ~1 M& l* n5 ]' Y0 o
168.         // ADC1->OFR1//偏移
     3 w& e, A" d6 l" ?' ^4 t" H  k2 N
169.         // ADC1->JDR1//注入采样 数据
     
170.         // ADC1->AWD2CR
     ; t1 ]- q2 w  f4 V4 y
171.         // ADC1->AWD3CR
     
172. 
     , D1 T5 C# b' ~3 e
173. 
     0 c9 c  w' ~" C$ f
174.         // ADC1->CALFACT = (ADC1->CALFACT & 0xff80ff80)
     
175.         // |(0 << ADC_CALFACT_CALFACT_D_Pos)//bit[22-16]: 差分校准系数
     
176.         // |(0 << ADC_CALFACT_CALFACT_S_Pos)//bit[06-00]: 单端校准系数
     
177.         // ;
     
178. 
     " Q& D/ B; R% g( L  x3 V/ i
179.         // ADC1->GCOMP = (ADC1->GCOMP & 0xffffc000)
     " ?+ e5 v8 R, C6 q0 S
180.         // |0x0000                                                //bit[13-00]: 增益（14-bit]
     
181.         // ;
     5 B& I! X# R1 Y4 }
182. 
       O3 @5 J- U7 H5 M6 ?
183.         // ADC12_COMMON->CSR 只读
     3 o- ?* B- h) Z7 F" [9 U+ V
184.         // ADC_CSR_JQOVF_SLV                //bit26: 从 ADC注入溢出
     
185.         // ADC_CSR_AWD3_SLV                        //bit25: 从 模拟看门狗3
     7 h  b& w( F6 Q
186.         // ADC_CSR_AWD2_SLV                        //bit24: 从 模拟看门狗2 标志位
     
187.         // ADC_CSR_AWD1_SLV                        //bit23: 从 模拟看门狗1 标志位
     " ~" o2 y5 i$ G+ T# `
188.         // ADC_CSR_JEOS_SLV                        //bit22: 从 注入通道队列转换结束标志（写1清零）
     1 t* Y- C9 }% A! g* d; W0 I0 M
189.         // ADC_CSR_JEOC_SLV                        //bit21: 从 注入通道转换结束标志（读取清零）
     ; L! b0 u4 J; w8 C
190.         // ADC_CSR_OVR_SLV                        //bit20: 从 ADC溢出（数据被覆盖）
     
191.         // ADC_CSR_EOS_SLV                        //bit19: 从 规则转换队列结束
     
192.         // ADC_CSR_EOC_SLV                        //bit18: 从 规则转换结束
     & @, k) H4 X& q$ K! G$ \
193.         // ADC_CSR_EOSMP_SLV                //bit17: 从 采样结束标志
     
194.         // ADC_CSR_ADRDY_SLV                //bit16: 从 ADC准备就绪
     9 }2 b3 R: Y  W5 Y# _1 H
195.         // ADC_CSR_JQOVF_MST                //bit10: 主 ADC注入溢出
     1 A1 L6 `0 F) S- M/ s
196.         // ADC_CSR_AWD3_MST                        //bit09: 主 模拟看门狗3
     
197.         // ADC_CSR_AWD2_MST                        //bit08: 主 模拟看门狗2 标志位
     . K: u1 [" B: N6 i
198.         // ADC_CSR_AWD1_MST                        //bit07: 主 模拟看门狗1 标志位
     
199.         // ADC_CSR_JEOS_MST                        //bit06: 主 注入通道队列转换结束标志（写1清零）
     
200.         // ADC_CSR_JEOC_MST                        //bit05: 主 注入通道转换结束标志（读取清零）
     
201.         // ADC_CSR_OVR_MST                        //bit04: 主 ADC溢出（数据被覆盖）
     6 L4 g( d  n7 m( w
202.         // ADC_CSR_EOS_MST                        //bit03: 主 规则转换队列结束
     
203.         // ADC_CSR_EOC_MST                        //bit02: 主 规则转换结束
     * r3 p1 ?7 t& T% S, \$ X
204.         // ADC_CSR_EOSMP_MST                //bit01: 主 采样结束标志
     
205.         // ADC_CSR_ADRDY_MST                //bit00: 主 ADC准备就绪
     
206. 
     
207.         ADC12_COMMON->CCR = (ADC12_COMMON->CCR & 0xfe0010e0)
     / c$ e8 @9 c0 p* s- t
208.         // |ADC_CCR_VBATSEL                        //bit24: VBAT选择【0|VBAT禁止】【1|VBAT使能】
     2 v- q' J. m1 v
209.         // |ADC_CCR_VSENSESEL                        //bit23: VTS选择【0|VTS温度传感器通道禁止】【1|VTS温度传感器通道使能】
     
210.         // |(0 << ADC_CCR_PRESC_Pos)        //bit[22-18]: ADC 预分频 【0|输入ADC时钟不分频】【1|输入ADC时钟2分频】【2~11|4/6/8/10/12/16/32/64/128/256】
       n$ C& D7 y5 K
211.         // |(0 << ADC_CCR_CKMODE_Pos)        //bit[17-16]: ADC 时钟模式【0|异步模式adc_ker_ck RCC中选择】【1| adc_hclk/1】【2| adc_hclk/2】【3| adc_hclk/4】
     : q) U8 o, V% I/ S7 b7 S+ G
212.         // |(0 << ADC_CCR_MDMA_Pos)        //bit[15-14]: 双AD模式下的DMA模式【0|禁用DMA】【1|保留】【2|12-bit或者10-bit模式】【3|8-bit或者6-bit模式】
     . Q; f9 {$ C0 Y5 B: D8 {
213.         // |ADC_CCR_DMACFG                                //bit13: 双ADC模式下的DMA配置【0|单次模式】【1|循环模式】
     * k; N- v% U; Q  s# S
214.         // |(0 << ADC_CCR_DELAY_Pos)        //bit[11-08]: 双交错模式下的两次采样间隔
     
215.         // |(0 << ADC_CCR_DUAL_Pos)        //bit[04-00]: 双ADC模式选择【720page】
     
216.         ;
     
217.         // ADC12_COMMON->CDR 只读
     
218.         // // ADC_CDR_RDATA_SLV
     
219.         // // ADC_CDR_RDATA_MST

复制代码

1 N2 v# H  z/ E" d% C
————————————————
$ z" _# q8 x  `* L% q# ~7 j) E6 r& k转载：Vice Versa XL

3 S5 @  J' d; z8 d