STM32G474的ADC（寄存器开发）

[复制链接]

STMCU小助手发布时间：2022-8-23 18:23

文章
文章封面:
文章简介:	STM32G474的ADC（寄存器开发）

正文
规则和注入是两类通道，不是模式。
ADC时钟

如果只用规则通道而不用注入通道，则ADC时钟与AHB没有约束关系。

上图可以看到，ADC的时钟输入有两个时钟源：adc_hclk 和 adc_ker_ck 。
adc_hclk 被认为是同步时钟。
adc_ker_ck 被认为是异步时钟，他也有两个输入时钟，可以通过 RCC_CCIPR 寄存器配置选择使用 SYSCLK 还是 PCLK 。

1. ADC的启动
4 H$ H$ j" ?) ]$ t( o& I8 {; @1.1 退出深度掉电模式和ADC稳压器的开启
使用ADC的第一步就是退出“深度掉电模式”，即ADC->CR中的DEEPPWD = 0；
然后使能稳压器，即ADC->CR中的ADVREGEN = 1；
等待稳压器启动，具体启动时间参见数据手册。（G474数据手册写的是20us ）数据手册第146页 DM00431551_ENV3

ADC1->CR &= ~ADC_CR_DEEPPWD;//退出掉电模式
2 @. ~8 y4 e! N9 d
ADC1->CR |= ADC_CR_ADVREGEN;//使能稳压器1 h' z) h! v+ g$ `5 o2 d
for (i = 0; i < 0xffff; i++)//延时等待稳压器稳定) R( U, A4 N V7 u, v" M) l& D" T% R& S
{
) }2 C5 }% U* d; x$ i7 d
/* code */
2 R- [9 |: O3 B; e; O6 t+ T( p
}

复制代码

1.2 选择输入模式
ADC->DIFSEL 模式选择寄存器中选择差分输入或者单端输入模式。

ADC1->DIFSEL = (ADC1->DIFSEL & 0xfff80000)//模式选择寄存器; N* w. k+ r& Z# P/ r3 B
// |ADC_DIFSEL_DIFSEL_18 //bit18：【0|单端输入模式】【1|差分输入模式】
+ l, I- q/ M. a$ n9 k
// |ADC_DIFSEL_DIFSEL_17
# q: M% C1 F. d/ N9 Y
// |ADC_DIFSEL_DIFSEL_16( Q* x! Q2 N+ \# L7 H- a! l3 `
// |ADC_DIFSEL_DIFSEL_15- V6 D6 V+ h1 z) C# D- C% w; \
// |ADC_DIFSEL_DIFSEL_14, d- k+ I8 @3 |# t* n1 W1 [: e: H
// |ADC_DIFSEL_DIFSEL_13/ }& L. a: T$ C- D7 i
// |ADC_DIFSEL_DIFSEL_121 U# E9 I( B8 F
// |ADC_DIFSEL_DIFSEL_11* X$ p) @- `" @! j4 o B2 K
// |ADC_DIFSEL_DIFSEL_10
" J. w; I$ M$ v3 D
// |ADC_DIFSEL_DIFSEL_9
: b: ]* \; o7 ?7 N1 B: }
// |ADC_DIFSEL_DIFSEL_80 Y0 T+ _. ?0 H
// |ADC_DIFSEL_DIFSEL_7
1 i; Q* B/ ^; {5 U+ M# s8 Z
// |ADC_DIFSEL_DIFSEL_69 s U# o" k$ ^: ~" q; x
// |ADC_DIFSEL_DIFSEL_52 \6 t) } Z1 Z1 `! L
// |ADC_DIFSEL_DIFSEL_4
. e2 W/ O4 `, t3 P
// |ADC_DIFSEL_DIFSEL_36 J! i0 |7 i+ s0 x- \; l
// |ADC_DIFSEL_DIFSEL_2" ~) g: u& m' \ n, { \
// |ADC_DIFSEL_DIFSEL_1
( u0 O/ G; z" w% t& r( ?8 A. b
// |ADC_DIFSEL_DIFSEL_0
& U5 p# l. `& d' y5 R& w) v3 }
;* m, `2 B! `* N; L; ^4 R0 ^+ s
& W! Z F5 e* a# i

复制代码

1.3 校准
校准分为单端校准和差分校准

确定DEEPPWD=0（退出深度掉电模式），ADVREGEN=1（稳压器开启），并且已经等待了稳压器的启动时间。
确定ADEN=0。
配置ADC->CR寄存器中的ADCALDIF标志位，选择输入模式（ADCALDIF=0 单端输入 / ADCALDIF=1 差分输入）。
ADC->CR寄存器的ADCAL标志位置位，即开启校准（ADCALDIF配置为什么模式就校准什么模式）。
等待ADC->CR寄存器的ADCAL硬件清除，即ADCAL=0，代表校准结束。
在ADC->CALFACT寄存器中读取校准系数。

下面以单端输入校准为例：

ADC1->CR &= ~ADC_CR_ADCALDIF;//单端输入模式步骤2+ A% @1 {/ j' t
ADC1->CR &= ~ADC_CR_ADEN; //禁止ADC 步骤3' u- k" y1 K+ a6 d G$ |0 [7 L
ADC1->CR |= ADC_CR_ADCAL; //校准ADC 步骤4
( z9 e: N3 D3 B. r* u" p8 n
i = 0xffff;. ` ? X8 w4 ^3 G4 J0 @7 x, _
while((ADC1->CR & ADC_CR_ADCAL) && (i--));//等待校准结束。步骤5
/ K0 j* I) L# z) {" B7 D
if(i == 0)//超时判断
6 T6 ~# j* z8 G/ z" o# m8 j6 f% t
{
+ r$ |6 p5 Z9 ?8 ~7 x' z5 H( `
return FAILED;
/ H, I b1 L2 h. w
}

复制代码

如果通道中又有差分输入还有单端输入，则需要将两个系数都进行校准。

1.4 转换队列设置
l6 A2 W$ D: u( D: i m1.5 采样时间设置

每个通道都可以用不同的采样时间进行采样，采样时间由ADC->SMPR1寄存器中的SMP位进行编程。因此，可以在以下采样时间值中进行选择：
• SMP = 000: 2.5 ADC clock cycles
• SMP = 001: 6.5 ADC clock cycles
• SMP = 010: 12.5 ADC clock cycles
• SMP = 011: 24.5 ADC clock cycles
• SMP = 100: 47.5 ADC clock cycles
• SMP = 101: 92.5 ADC clock cycles
• SMP = 110: 247.5 ADC clock cycles
• SMP = 111: 640.5 ADC clock cycles
总转换时间计算如下：TCONV = SMP + 12.5 ADC时钟周期（12-bit）
例如：
Fadc_ker_ck = 30MHz，并且SMP=0 即2.5 ADC时钟周期
TCONV = （2.5 + 12.5）个 ADC 时钟周期，即 15 / 30 us = 500ns
采样结束后，ADC_ISR_EOSMP置位，代表采样结束（仅在规则转换中有效）

器与分辨率的转换时间如下表：

注意：

每个通道的采样时间必须遵循数据手册的最小采样时间。（数据手册第146页 DM00431551_ENV3）

SMPPLUS control bit
在ADC->SMPR1寄存器中有这么个标志位，其作用是为了方便交错模式对称。

2 ADC采样模式6 ?$ m0 |$ J! q3 X) _
2.1 Bulb sampling mode（灯泡模式？）
启动该采样模式，则在第二个ADC空闲时间进行采样，如下图

该采样方式有最大采样时间限制，参考数据手册。
该采样方式不适用连续采样和注入采样。
如果该模式启动（ADC->CFGR2中的BULB=1），则不准置位ADC->CFGR2中的SMPTRIG。

2.2 Sampling time control trigger mode（采样时间控制触发模式）
当SMPTRIG置位时（在ADC->CFGR2寄存器中），通过SMPx位（在ADC->SMPRx寄存器中）编程的采样时间是无效的。采样时间由触发信号边缘控制。

该模式分为软件控制和硬件控制：
硬件触发
当选择硬件触发器时，触发信号的每个上升沿开始采样周期。下降沿结束采样周期并开始转换。EXTEN（外部触发极性选择，在ADC->CFGR寄存器中）必须设置为01（上升沿有效）。 Hardware triggers with not defined rising and falling edges (one pulse event) cannot be used in Bulb mode.
软件触发
当选择软件触发器时，软件触发器不是ADC->CR中的ADSTART位，而是ADC->CFGR2寄存器中的SWTRIG位。置位SWTRIG位开始采样周期，清除SWTRIG位结束采样周期同时开始转换。EXTEN（外部触发极性选择，在ADC->CFGR寄存器中）必须设置为00（禁止外部触发）。

3. 转换模式
7 s+ C+ X) X6 L1 q* I2 J, b3.1 单次转换模式(CONT=0)
当ADC_CFGR_CONT=0，代表配置为单次转换模式。
规则模式：置位ADSTART（ADC->CR寄存器）或者外部触发
注入模式：置位JADSTART（ADC->CR寄存器）或者外部触发

在规则序列中，每次转换完成后
转换后的数据存储到16位ADC_DR寄存器
置位ADC_ISR_EOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_EOCIE位，就会产生一个中断

在注入序列中，每次转换完成后
转换后的数据存储到16位ADC_JDRy寄存器
置位ADC_ISR_JEOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_JEOCIE位，就会产生一个中断

在规则序列完成后
ADC_ISR_EOSEOS标志位置位（写1清零）
如果ADC_IER_EOSIE置位，则会产生一个中断

在注入序列完成后
ADC_ISR_JEOS标志位置位（写1清零）
如果ADC_IER_JEOSIE置位，则会产生一个中断

提示：如果想转换单个通道请将 L（队列转换长度，在ADC1->SQR1寄存器中）设置为0（0代表转换1次也就是1个通道）。

3.2 连续转换模式(CONT=1)
当ADC_CFGR_CONT=1，代表配置为连续转换模式。
只有规则通道有连续转换模式。

在规则序列中，每次转换完成后
转换后的数据存储到16位ADC_DR寄存器
置位ADC_ISR_EOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_EOCIE位，就会产生一个中断

在规则序列完成后
ADC_ISR_EOSEOS标志位置位（写1清零）
如果ADC_IER_EOSIE置位，则会产生一个中断

然后，一个新的序列立即重启，ADC连续重复转换序列。
禁止同时置位 ADC_CFGR_DISCEN 和 ADC_CFGR_CONT。
注入通道要想连续转换，需要设置自动注入。

连续转换模式下，ADSTART不会被硬件清除。
不能同时使能ADC_CFGR_DISCEN和ADC_CFGR_CONT。

3.3 不连续模式
当ADC_CFGR_DISCEN=1，开启不连续模式，每次触发都只转换ADC_CFGR_DISCNUM个通道数量，每次转换都会置位EOC标志位，直到转换完ADC->SQR里面的通道（总个数为ADC->SQR1中的L），最后置位EOS标志位。

当ADC_CFGR_DISCEN=0，关闭不连续模式，一次触发转换ADC_SQR1_L个通道，每次转换都会置位EOC标志位，最后置位EOS标志位。

不能同时使能ADC_CFGR_DISCEN和ADC_CFGR_CONT。
0 L6 y/ {- A) J2 a1 l& k
4. 触发模式
ADSTART
当EXTEN[1:0] == 0，ADSTART=1立即触发转换
当EXTEN[1:0] != 0，ADSTART=1得等待下个有效硬件触发才进行转换

JADSTART
当JEXTEN[1:0] == 0，JADSTART=1立即触发转换
当JEXTEN[1:0] != 0，JADSTART=1得等待下个有效硬件触发才进行转换

外部触发
当注入队列使能（ADC_CFGR_JQDIS=0）,软件不能触发注入通道。
转换过程中，触发会被忽略。

触发极性# n/ C$ R c6 P: G% [1 D" D5 P8 z& I

R- ~7 M' C8 X( i) w8 Z' r

触发源

具体触发源见手册的第627页（DM00355726_ENV4）

5. 使用方法) b# v2 o' ^: o* r( W
5.1 注入模式
5.1.1 描述
注入模式的优点就是相比规则转换模式，队列模式有更好的灵活性，它可以在ADC使能运行的情况下，修改触发源和采样队列。对于经常变换通道采样或者触发源的工况下，这种模式更适合应用。

5.1.1 触发注入模式
在选择触发注入模式时，JAUTO 控制位（自动注入）必须清除
通过外部触发或通过设置 ADC_CR 寄存器中的 ADSTART 位来启动一组常规通道的转换
如果发生外部注入触发，或者在常规通道组转换期间设置了 ADC_CR 寄存器中的 JADSTART 位，则当前执行的规则转换复位，然后启动注入转换序列（所有注入通道转换一次）
然后，恢复上次中断的常规转换
如果在注入转换期间发生常规事件，则注入转换不会中断，而是在注入序列结束时执行常规序列

配置触发注入模式的方法如下：
退出睡眠模式（清除ADC_CR寄存器中的位DEEPPWD）
使能 ADC电压调节器（置位ADC_CR寄存器中的位ADVREGEN），延时等待电压调节器稳定
配置校准的模式（差分和单端，ADC_CR寄存器中的位ADCALDIF）
使能校准（ADC_CR寄存器中的位ADCAL），等待ADCAL清除，代表校准完毕
如果需要存储校准值可以读取CALFACT寄存器获取校准值，下次上电直接写入该寄存器
配置 ADC12_CCR 寄存器，选择单独工作还是同步工作、时钟配置、传感器使能采样延时等参数
配置ADC_CFGR寄存器，清除位JQDIS，允许注入模式，DMA、采样模式等参数
配置ADC_SMPR寄存器，来确定采样时间
配置ADC_IER寄存器，使能需要的中断
使能ADC（ADC_CR寄存器中的位ADEN），等待ADC就绪（等待ADC_ISR中的位** ADRDY**置位）
允许注入触发（ADC_CR寄存器中的位JADSTART）
可以在任意处配置ADC_JSQR寄存器，选择触发源和采样序列。

下面是
ADC12同步注入模式
ADC1、2 触发模式，每次触发序列为2次转换
触发源为 TIM1的TIGRO2

转换序列为
ADC1 第一次转换通道3 第二次转换同道4
ADC2 第一次转换通道2 第二次转换同道15

void ADC1_2_Function_Init(void)& j8 u" l: {% ^2 ~: o8 _0 h% s7 W3 f
{
) C" d- a+ `* y7 |, T& ^0 D
volatile uint32_t j; // 避免延时函数被编译器优化
) B% k" Z+ K. c+ U1 R$ c0 b! \
4 {1 \* m" M' y& `5 k2 G
//============================================基本初始化开始
) h) B5 P& `$ P+ R
// 步骤1 退出睡眠模式, O5 S* Y- D; |3 r/ t- D( Q2 r
ADC1->CR &= ~ADC_CR_DEEPPWD; //退出掉电模式
* o$ l, n% k$ c
ADC2->CR &= ~ADC_CR_DEEPPWD; //退出掉电模式2 G5 t5 F; U- f5 W
0 z6 E- r6 Q$ B( V h/ D+ U6 E
- d5 Z( ?: [* {" |6 G2 s
// 步骤2 使能 ADC电压调节器" K$ H0 C# n' Y& e+ p, R ?) O6 y9 a
ADC1->CR |= ADC_CR_ADVREGEN;
* m( ]2 E* N& C. }: B0 T2 {( P
ADC2->CR |= ADC_CR_ADVREGEN;
$ ~! |2 K: _/ Y! p4 _
for(j=0;j<430000;j++); //延时，等待voltage regulator启动& \/ i- E/ e6 O6 `
7 }1 ^, v' E% E. ^. O
; T4 h/ J8 P1 r
// 步骤3 配置校准的模式
) q. ]" W4 C c
ADC1->CR &= ~ADC_CR_ADCALDIF;//【0|单端输入】【1|差分输入】) h% ]; X4 s6 A. v' H9 R3 s: O% h/ {
ADC2->CR &= ~ADC_CR_ADCALDIF;//当前为单端校准
) U% p4 y9 ^- O' X( y7 D; i: V& e
+ g! r5 H+ M5 A$ j: u/ z* _* K
, b& l! Y' L% W% V6 J# M0 e
// 步骤4 使能校准+ w7 W2 n- t& ]& f ?
ADC1->CR |= ADC_CR_ADCAL;
. ~& l" w; `/ Y. Y8 \' D
ADC2->CR |= ADC_CR_ADCAL;2 f; D$ N* {# J" J$ g9 N
//等待ADC校准结束
q. H# S' a5 R5 p7 ~
while((ADC1->CR & ADC_CR_ADCAL) != 0);
; @# g; X, }3 e4 O% J- y
while((ADC2->CR & ADC_CR_ADCAL) != 0);" B L% O: Z) P1 T( A& `
//============================================基本初始化结束( T0 L) E2 a6 C& u; R
6 N j* L& N% }! ? F+ R& m
, i% f" ~7 |3 u# t1 c6 K8 q' k/ }
// 步骤5 配置 ADC12_CCR 寄存器
& U/ ?8 q# B# p. N; ~
ADC12_COMMON->CCR = 0x000000000 [( F8 `& k1 D) D' H; ]
// |ADC_CCR_VBATSEL
* i8 v- Z8 A r: g7 S
// |ADC_CCR_VSENSESEL7 B$ | d% N. v4 M$ k; I" C
// |ADC_CCR_VREFEN
% T/ `' X& t2 F! _& {6 g" D% \
|(0 << ADC_CCR_PRESC_Pos) // 时钟配置（详细见手册 DM00355726_ENV4手册718页）5 O! K" F; h5 f
|(3 << ADC_CCR_CKMODE_Pos) // ADC 时钟配置（详细见手册 DM00355726_ENV4手册719页）/ b; \4 s( X. F" j
|(0 << ADC_CCR_MDMA_Pos) // DMA 数据分辨率配置
, R- h, c8 h6 k3 S9 g' T$ z7 |% G0 S
// |ADC_CCR_DMACFG // DMA 循环模式配置( l6 U& h9 o9 Z2 z
|(10 << ADC_CCR_DELAY_Pos) // 延时采样时间配置（详细见手册 DM00355726_ENV4手册720页）! K$ w4 ?3 l9 T1 s- a8 E& C8 W
|(5 << ADC_CCR_DUAL_Pos) // 选择仅同步注入模式（详细见手册 DM00355726_ENV4手册720页）
* R, D2 \+ R4 T8 `2 |
;* c2 _+ F: B4 @8 r
0 I: k$ Y8 ^, `. [/ d, P0 J3 B% J& R
9 Z0 B, g6 _: Z! {. Z1 l
// 步骤6 配置ADC_CFGR寄存器) U9 H& X1 J: _- \/ U
ADC1->CFGR = 0x00000000, P q9 ?' I2 f9 q
// |ADC_CFGR_JQDIS // 禁止注入（默认为1）【0|允许注入】【1|禁止注入】. ~+ z7 t% u/ O. N8 a
|(0 << ADC_CFGR_AWD1CH_Pos) // AWTD1 通道选择" X. e" X% h' X+ }% k
// |ADC_CFGR_JAUTO // 自动注入组转换（当启用双模式时，从ADC的位JAUTO不再可写，其内容等于主ADC的位JAUTO。）
) G4 q& ?% s, Y. A+ ?; i0 A0 L
// |ADC_CFGR_JAWD1EN // JAWTD1 使能注入通道1 ~" U5 s) E) @! z
// |ADC_CFGR_AWD1EN // AWTD1 使能规则通道2 j6 ~" r! R# |1 C7 h3 i
// |ADC_CFGR_AWD1SGL // 【0|AWTD1使能所有通道】【1|AWTD1使能 AWD1CH 通道】
2 m1 q1 J. Z( k& F# i: n
// |ADC_CFGR_JQM // 注入队列模式。【0|一次序列后，保持队列参数】【1|一次序列后，队列不保存，清除，续重新配置才能再次触发，这段没有配置的时间不响应触发】
( n* g( X# D5 C# z4 Z% F% B% \% Q
// |ADC_CFGR_JDISCEN // 注入通道上的不连续模式。【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)
% O/ q5 V- {$ Q) ~6 f; ]1 e) t" _. s
|(0 << ADC_CFGR_DISCNUM_Pos) // 不连续通道数
// |ADC_CFGR_DISCEN // 规则通道上的不连续模式【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)
; E) n7 v* o9 z, Q" E
// |ADC_CFGR_ALIGN // 数据左对齐【0|数据右对齐】【1|数据左对齐】8 `+ r N9 ^/ a6 a9 ]
// |ADC_CFGR_AUTDLY // 延时转换模式开启 (当启用双模式时,从ADC该bit无效)0 t- U; v2 Y; J; t9 x
// |ADC_CFGR_CONT // 单独/连续转换模式规则转换【0|单独转换模式】【1|连续转换模式（只有规则通道有该模式）】 (当启用双模式时,从ADC该bit无效)
4 s1 t4 }, h; G: p1 x
|ADC_CFGR_OVRMOD // 【0|溢出后保留老数据】【1|溢出后覆盖老数据】
. L; @$ @8 H" ~8 O" a( |
|(0 << ADC_CFGR_EXTEN_Pos) // 规则通道触发方式选择
) x2 l6 _0 F% h( T! o2 L
//【0|禁止】2 I9 ^; _' @3 o" U. y# _+ d
//【1|上升沿触发】
7 d) \0 @9 n& b S" |2 U
//【2|下降沿触发】
8 L% e" W( e! X/ f
//【3|上升和下降沿触发】$ d$ b0 | t. Z& G% B Z
|(0 << ADC_CFGR_EXTSEL_Pos) // 规则通道外部触发源选择& ?% i% T9 z9 [- k9 a
|(0 << ADC_CFGR_RES_Pos) // 数据分辨率【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】
2 i1 @9 W: ?: I. \' Z; l
// |ADC_CFGR_DMACFG // DMA 配置, X4 G2 M( ~( Y) [* \
// |ADC_CFGR_DMAEN // DMA 请求使能
& U* x5 d, Z0 J, P9 L- y5 F
;
* ^# |) ~/ O" T# n7 m4 t. F) j' A1 z
' ^9 X9 K7 d4 z2 D2 b8 N( K
ADC2->CFGR = 0x00000000
& k" `% N- S9 N4 a) u0 H
// |ADC_CFGR_JQDIS // 禁止注入（默认为1）【0|允许注入】【1|禁止注入】
2 I( S+ D! h8 B
|(0 << ADC_CFGR_AWD1CH_Pos) // AWTD1 通道选择
; q; F# i2 w9 C
// |ADC_CFGR_JAUTO // 自动注入组转换（当启用双模式时，从ADC的位JAUTO不再可写，其内容等于主ADC的位JAUTO。）; W4 j" u/ n; h$ c
// |ADC_CFGR_JAWD1EN // JAWTD1 使能注入通道
5 g V! N# v' p3 D6 w: E. s
// |ADC_CFGR_AWD1EN // AWTD1 使能规则通道
& H$ |0 m c' h, {6 v+ e2 D8 n" c
// |ADC_CFGR_AWD1SGL // 【0|AWTD1使能所有通道】【1|AWTD1使能 AWD1CH 通道】! P# x% ?' }1 U6 B+ S v
// |ADC_CFGR_JQM // 注入队列模式。【0|一次序列后，保持队列参数】【1|一次序列后，队列不保存，清除，续重新配置才能再次触发，这段没有配置的时间不响应触发】* m4 a/ f( e7 C G7 @! _/ K
// |ADC_CFGR_JDISCEN // 注入通道上的不连续模式。【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)
4 I& e+ C1 m2 r$ T
|(0 << ADC_CFGR_DISCNUM_Pos) // 不连续通道数. l [: l2 W& g; W4 W
// |ADC_CFGR_DISCEN // 规则通道上的不连续模式【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)) U y0 Q2 M l6 t' X9 X
// |ADC_CFGR_ALIGN // 数据左对齐【0|数据右对齐】【1|数据左对齐】7 Y. P. k) ~ X4 q& H" Q
// |ADC_CFGR_AUTDLY // 延时转换模式开启 (当启用双模式时,从ADC该bit无效)
* D4 Q! B6 D5 h+ Y+ R1 A% G- O
// |ADC_CFGR_CONT // 单独/连续转换模式规则转换【0|单独转换模式】【1|连续转换模式（只有规则通道有该模式）】 (当启用双模式时,从ADC该bit无效)" t9 _/ h: G6 Z4 {
|ADC_CFGR_OVRMOD // 【0|溢出后保留老数据】【1|溢出后覆盖老数据】
" K0 s# K$ {7 y& ]7 g
|(0 << ADC_CFGR_EXTEN_Pos) // 规则通道触发方式选择+ w" e+ g1 }& y+ f
//【0|禁止】( T* `2 M$ P; j/ ^1 t
//【1|上升沿触发】
- }2 [, n) v" N; j8 j# O2 X. E
//【2|下降沿触发】% x3 ^6 J. }$ e) F/ V* W
//【3|上升和下降沿触发】
, b0 {1 K$ X# l5 \3 E3 O0 K
|(0 << ADC_CFGR_EXTSEL_Pos) // 规则通道外部触发源选择
) Q3 e5 Y5 s' p: | W) p0 l
|(0 << ADC_CFGR_RES_Pos) // 数据分辨率【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】
1 y4 L" D4 s1 i+ d
// |ADC_CFGR_DMACFG // DMA 配置
1 q! y7 R/ ]2 J; A- S& e
// |ADC_CFGR_DMAEN // DMA 请求使能
) m% w' e' o8 ^/ H7 }' O
;
) O3 g2 S- V/ O7 p" t
; Y% g" @- R8 X% \9 q
/ u2 j% D$ N6 T {
// 配置 ADC 看门狗，如果不需要就不用配置
0 z4 t' h. n0 |7 N8 e! c
ADC1->TR1 = (3548 << ADC_TR1_HT1_Pos) //2048+1500 = 35482 U D9 a1 Z: R8 Y, @
|(548 << ADC_TR1_LT1_Pos) //2048-1500 = 548; {3 |: s: \1 U5 V5 e" B
|(1 << ADC_TR1_AWDFILT_Pos) //达到阈值次数; h! p0 L# |. w5 @: _
;
+ |. z( ?& [" m) U$ p
ADC2->TR1 = (3548 << ADC_TR1_HT1_Pos) //2048+1500 = 3548& @: i0 T" ?' C8 C5 o
|(548 << ADC_TR1_LT1_Pos) //2048-1500 = 548
2 e# c8 ^2 ?+ f7 ]. [% F9 ^; ^
|(1 << ADC_TR1_AWDFILT_Pos) //达到阈值次数0 [" j1 {2 a. B6 b# {. c+ C; O
;# Q1 Q! S" ?: N1 n8 N* a
' Y: z0 e1 J/ d' R( P) R8 ?
( m" \% S7 B4 ]- b% W9 Z
// 步骤7 配置ADC_SMPR寄存器
: j5 E9 w1 j4 P7 v. ~' z6 ~" f# v7 W
ADC1->SMPR1 = (ADC1->SMPR1 & 0x40000007)
3 L0 N- s! l: U- n& ?& E( F
// |(5 << ADC_SMPR1_SMP9_Pos) //bit[29-27]: 通道x采样时间选择
% g' L9 D. Y! X) M5 M1 @
// |(0 << ADC_SMPR1_SMP8_Pos) //bit[26-24]: 【000|2.5 ADC clock cycles】 0
; b$ l; H+ k9 b) E6 r. [
// |(5 << ADC_SMPR1_SMP7_Pos) //bit[23-21]: 【001|6.5 ADC clock cycles】 15 p# W$ L9 S8 ]
// |(0 << ADC_SMPR1_SMP6_Pos) //bit[20-18]: 【010|12.5 ADC clock cycles】 2" G4 f3 v9 F* D* ]
// |(5 << ADC_SMPR1_SMP5_Pos) //bit[17-15]: 【011|24.5 ADC clock cycles】 3
" H" v) ^9 l: |3 _* M [$ \
|(3 << ADC_SMPR1_SMP4_Pos) //bit[14-12]: 【100|47.5 ADC clock cycles】 4% J/ T/ J6 [' J4 y) T
|(3 << ADC_SMPR1_SMP3_Pos) //bit[11-09]: 【101|92.5 ADC clock cycles】 5 p, v) n1 z) _5 Z
// |(0 << ADC_SMPR1_SMP2_Pos) //bit[08-06]: 【110|247.5 ADC clock cycles】6( q7 Y& R+ k0 F/ Z9 N8 t9 z' t
// |(0 << ADC_SMPR1_SMP1_Pos) //bit[05-03]: 【111|640.5 ADC clock cycles】7
8 ~, M( |! _# v/ D' c2 {) A
;
& A& T$ s/ M$ j! Z. `9 |
ADC1->SMPR2 = (ADC1->SMPR2 & 0xf8000000)
$ j9 C# i& a% J) m& A/ b A+ {
// |(0 << ADC_SMPR2_SMP18_Pos) //bit[26-24]: 通道x采样时间选择
2 v2 `2 l. @4 F* Q, `
// |(5 << ADC_SMPR2_SMP17_Pos) //bit[23-21]: 【000|2.5 ADC clock cycles】 0
, N' j+ S- a5 Y( H* U
// |(0 << ADC_SMPR2_SMP16_Pos) //bit[20-18]: 【001|6.5 ADC clock cycles】 1
, i/ _6 Q' ~( B: ^8 O
// |(0 << ADC_SMPR2_SMP15_Pos) //bit[17-15]: 【010|12.5 ADC clock cycles】 20 |* m% ~; F7 d N* |2 _
// |(0 << ADC_SMPR2_SMP14_Pos) //bit[14-12]: 【011|24.5 ADC clock cycles】 3
' s% C( r& g% k5 Q
// |(5 << ADC_SMPR2_SMP13_Pos) //bit[11-09]: 【100|47.5 ADC clock cycles】 4
1 ~, S8 f. C: i9 B) `; U
// |(0 << ADC_SMPR2_SMP12_Pos) //bit[08-06]: 【101|92.5 ADC clock cycles】 5& X5 f. @8 D5 v0 ~
// |(5 << ADC_SMPR2_SMP11_Pos) //bit[05-03]: 【110|247.5 ADC clock cycles】6
" M2 s0 D+ L0 f
// |(0 << ADC_SMPR2_SMP10_Pos) //bit[02-00]: 【111|640.5 ADC clock cycles】7. T: o/ o# B4 Z9 p8 v
;
# T: Z: @0 t# e) g1 _2 i/ s6 _
ADC2->SMPR1 = (ADC2->SMPR1 & 0x40000007)* x* d6 l4 r: v4 b: m
// |(5 << ADC_SMPR1_SMP9_Pos) //bit[29-27]: 通道x采样时间选择
# j; P9 R8 S( H' j3 A! X0 R
// |(0 << ADC_SMPR1_SMP8_Pos) //bit[26-24]: 【000|2.5 ADC clock cycles】 0; @9 O4 I( r- E& ^% e3 @9 M
// |(5 << ADC_SMPR1_SMP7_Pos) //bit[23-21]: 【001|6.5 ADC clock cycles】 10 l% a8 W# k4 S
// |(0 << ADC_SMPR1_SMP6_Pos) //bit[20-18]: 【010|12.5 ADC clock cycles】 2
6 C% C6 c3 Z4 ]# K
// |(5 << ADC_SMPR1_SMP5_Pos) //bit[17-15]: 【011|24.5 ADC clock cycles】 3
- V" n: v8 w5 Q3 s% m; m, e8 U
// |(0 << ADC_SMPR1_SMP4_Pos) //bit[14-12]: 【100|47.5 ADC clock cycles】 4
* N9 _: K) [8 S& w$ q: J7 I
// |(0 << ADC_SMPR1_SMP3_Pos) //bit[11-09]: 【101|92.5 ADC clock cycles】 5
) Q/ b; }3 C9 ]8 Y, f* X
|(3 << ADC_SMPR1_SMP2_Pos) //bit[08-06]: 【110|247.5 ADC clock cycles】6% F- F" p! g) T: h `( @
// |(0 << ADC_SMPR1_SMP1_Pos) //bit[05-03]: 【111|640.5 ADC clock cycles】7: {- _ K" Z% ]
;. ]- v6 t' {; a2 L
ADC2->SMPR2 = (ADC2->SMPR2 & 0xf8000000)6 t8 h7 q& L6 `0 _6 Z* l
// |(0 << ADC_SMPR2_SMP18_Pos) //bit[26-24]: 通道x采样时间选择
+ V9 f, J4 k* s- d; |
// |(5 << ADC_SMPR2_SMP17_Pos) //bit[23-21]: 【000|2.5 ADC clock cycles】 0
: K) m" {/ @$ y7 y: n; C% f) A
// |(0 << ADC_SMPR2_SMP16_Pos) //bit[20-18]: 【001|6.5 ADC clock cycles】 1
4 e1 Z+ Q% l! V
|(3 << ADC_SMPR2_SMP15_Pos) //bit[17-15]: 【010|12.5 ADC clock cycles】 2$ c4 o2 ?' K6 G q$ {
// |(0 << ADC_SMPR2_SMP14_Pos) //bit[14-12]: 【011|24.5 ADC clock cycles】 3
* J! y: j4 S9 G+ D7 V
// |(5 << ADC_SMPR2_SMP13_Pos) //bit[11-09]: 【100|47.5 ADC clock cycles】 4
4 H& n) u: ~; Q k$ ^; @: {3 x T
// |(0 << ADC_SMPR2_SMP12_Pos) //bit[08-06]: 【101|92.5 ADC clock cycles】 5( s. g( M* Q3 Z% c
// |(5 << ADC_SMPR2_SMP11_Pos) //bit[05-03]: 【110|247.5 ADC clock cycles】6
6 w7 Y/ ]1 [) t6 V2 g; Q
// |(0 << ADC_SMPR2_SMP10_Pos) //bit[02-00]: 【111|640.5 ADC clock cycles】7
2 v) s% }7 n2 I# D2 N! G& L
;1 q% |2 x+ G' |4 W& r
5 t: Z% b' ~4 C1 v. s
// 步骤8 配置ADC_IER寄存器，配置中断% B: F2 m" G" A4 T9 [3 {
ADC1->IER = 0x00000000, w6 {4 X2 t& @7 R$ v& J7 Y8 f( e
// |ADC_IER_JQOVFIE& h0 I9 K1 D: b# M$ y0 {: ]
// |ADC_IER_AWD3IE4 B( B2 \ I0 P9 I: k9 o
// |ADC_IER_AWD2IE
2 h% I& X4 i U$ ^& U& H3 t# d1 D
// |ADC_IER_AWD1IE
5 B8 M; w" V1 F+ {7 z- H: D
// |ADC_IER_JEOSIE* w0 }5 y3 D5 s" s5 h
|ADC_IER_JEOCIE
7 o, C" u& Z# |# O4 |. y9 o
// |ADC_IER_OVRIE R. m9 u. [) y3 I
// |ADC_IER_EOSIE
2 [; b3 X$ F" S
// |ADC_IER_EOCIE' _: ^+ e/ d5 F, T3 m$ P
// |ADC_IER_EOSMPIE
% t0 G* b; u5 j3 ^
// |ADC_IER_ADRDYIE, I) \* V! v9 v+ d
;
) c5 v2 D9 f3 O' y3 k7 |
8 u( D0 {- |5 i5 z0 P2 z
" x# @* g, V* e9 z
// 步骤9 使能ADC
4 j# v2 e- e4 n5 |+ @
ADC1->CR |= ADC_CR_ADEN;( d; u" W7 d. O: R5 _% n
ADC2->CR |= ADC_CR_ADEN;- j/ K6 \( A! e; }" t
//等待ADC 就绪0 C4 Q3 m6 o, M4 H# w3 ?
while(!(ADC1->ISR & ADC_ISR_ADRDY));
$ g4 j) B& l# m/ J# h
while(!(ADC2->ISR & ADC_ISR_ADRDY));
# @0 L8 n4 o. s3 J7 A
7 i: b0 E& Y1 |% i7 C5 \4 W
2 X1 c/ E7 }+ J9 S% ~# |; ^, o8 u
// 步骤10 允许注入触发" f0 F) Z, h. m
ADC1->CR |= ADC_CR_JADSTART;
, y$ { K |+ F* E: K; Q7 u0 W/ R
ADC2->CR |= ADC_CR_JADSTART;" R: ]9 N* c& r: p0 m1 n
* v. K9 K: H/ l) O) a1 k& i& j c: X
5 m: P8 f! D$ W' o! ^7 p9 v
// 配置注入队列
7 K6 \& o' x* W7 n0 M2 o: E
ADC1->JSQR = 0x00000000- w9 E5 x% E X ]
|(0 << ADC_JSQR_JSQ4_Pos) // 0~18
i g0 f2 H# ~1 d( H
|(0 << ADC_JSQR_JSQ3_Pos) // 0~18
. J/ F2 }5 n2 \3 y) h7 h1 y$ c
|(4 << ADC_JSQR_JSQ2_Pos) // 0~18. y( s! D8 z2 j/ C
|(3 << ADC_JSQR_JSQ1_Pos) // 0~18
K; n8 a' w8 F0 ^6 V- k1 j
|(1 << ADC_JSQR_JEXTEN_Pos) // 外部触发极性选择。. f7 `/ x* q& O9 ~2 ^& |( C$ s
//【0|如果 JQDIS=0 ，禁止硬件和软件触发。如果 JQDIS=1 ，禁止硬件触发】
, G) o* Q) G! b$ k" ^9 L
//【1|上升沿触发】
& R- A$ x; E3 j* O. z9 t
//【2|下降沿触发】* P3 \) j; {& I- f1 Q9 g4 A
//【3|上升和下降沿触发】
$ N! X' w% D- g1 b* H
|(0x08 << ADC_JSQR_JEXTSEL_Pos) // 外部触发源选择% Z. w; f0 T: y4 m+ i
|(1 << ADC_JSQR_JL_Pos) // 注入通道长度 n-1
0 c( L2 h) y! Z" r ?6 N. J( N& g- g
;
, c/ B/ k' ^ @ }
4 p8 H1 O9 |/ x M+ e0 j. R1 b
ADC2->JSQR = 0x00000000
: W7 ]4 q& M' \# `& V: B8 {6 ]
|(0 << ADC_JSQR_JSQ4_Pos) // 0~186 X0 h. ^ |8 I- }+ A" e
|(0 << ADC_JSQR_JSQ3_Pos) // 0~18( }& j; J2 _6 M& k
|(15 << ADC_JSQR_JSQ2_Pos) // 0~18$ i+ t8 [; F' X D1 z' B ~
|(2 << ADC_JSQR_JSQ1_Pos) // 0~18
% |* ?. o* q" f, t }, F6 m4 O
|(1 << ADC_JSQR_JEXTEN_Pos) // 外部触发极性选择。# i! F7 h* c) j- u1 Z
//【0|如果 JQDIS=0 ，禁止硬件和软件触发。如果 JQDIS=1 ，禁止硬件触发】7 Y! Z9 k+ U* B* u
//【1|上升沿触发】9 s3 X5 J* f. }6 I& D( B/ {
//【2|下降沿触发】
6 Q, ~- V; Y8 @8 T' j4 x" u* g
//【3|上升和下降沿触发】) f1 b3 n) t; M% G7 V. E: y
|(0x08 << ADC_JSQR_JEXTSEL_Pos) // 外部触发源选择6 x* G% p3 K$ _* Q( z [* o g2 D
|(1 << ADC_JSQR_JL_Pos) // 注入通道长度 n-1
0 ~ G+ R3 D# q/ z& |
;
9 D b$ M+ ~0 l- I/ F- P
}

复制代码

下面是触发注入模式，在ADC运行过程中，修改采样队列的时序图。

5.1.2 自动注入模式
5.1.3
DMA请求. v% O1 f' U! Q* \6 Z' i
双ADC模式
当ADC_CCR_DUAL不等于0的时候，ADC进入双ADC模式，双ADC模式下，从ADC的配置位和主模式的配置位共享（CFGR寄存器），只需在主ADC中配置触发源、触发方式、触发极性、注入触发源、注入触发极性就可以，从ADC不用配置。

附录
寄存器表

ADC1->CR = (ADC1->CR & 0x2fffffc0)//default：0x2000 0000- ~8 o, u9 u$ t$ u t+ [/ z; O( t
// |ADC_CR_ADCAL //bit31: ADC校准9 |! x" r; T1 w, b" B: T) ]- L
// |ADC_CR_ADCALDIF //bit30: 校准模式【0|单端输入模式】【1|差分输入模式】
1 |8 c& ?, s5 `2 r
// |ADC_CR_DEEPPWD //bit29: 深度掉电使能【1|深度掉电模式】' v$ a- V+ C% s
// |ADC_CR_ADVREGEN //bit28: ADC稳压器使能【1|使能稳压器】* d; t. n4 ?5 a* s3 Y8 v4 {
// |ADC_CR_JADSTP //bit05: 停止注入转换指令+ S( @* g" I! @
// |ADC_CR_ADSTP //bit04: 停止规则转换指令
{9 J' X& N( z* G( M8 y8 ~9 @
// |ADC_CR_JADSTART //bit03: 开始注入转换指令
, n9 t4 d$ V l4 g( @$ ~, L" F
// |ADC_CR_ADSTART //bit02: 开始规则转换指令. y5 j6 {; e: c* n% s9 g9 y* D) K
// |ADC_CR_ADDIS //bit01: ADC停止指令0 r% E$ d2 N3 ^5 W5 H6 r
// |ADC_CR_ADEN //bit00: ADC使能
w s, l6 h& ~
;2 R9 Y, p, q" m2 Y
ADC1->DIFSEL = (ADC1->DIFSEL & 0xfff80000)//模式选择寄存器
x) P1 x/ x) r/ I+ Y7 \
// |ADC_DIFSEL_DIFSEL_18 //bit18：【0|单端输入模式】【1|差分输入模式】
5 |6 M4 T! O" j! e
// |ADC_DIFSEL_DIFSEL_17
+ e5 M' c( _9 `6 q+ {% p
// |ADC_DIFSEL_DIFSEL_16
' l: h, H% S! z6 v
// |ADC_DIFSEL_DIFSEL_158 {+ {4 i3 r8 I- s# T, O
// |ADC_DIFSEL_DIFSEL_14
( Z t% f# S+ `/ S, n
// |ADC_DIFSEL_DIFSEL_13
8 S6 j: T1 i, \& ]
// |ADC_DIFSEL_DIFSEL_12
$ @8 U. b9 X# ~: C, `6 U' I! c; Y
// |ADC_DIFSEL_DIFSEL_11
. `* z( R- F/ X" i3 D8 r" \
// |ADC_DIFSEL_DIFSEL_10
+ P6 t+ `, X3 o8 ]* @+ E$ x% l) f
// |ADC_DIFSEL_DIFSEL_9
$ g; j: L; `5 C4 G N) \' X( ~. i0 m
// |ADC_DIFSEL_DIFSEL_8
6 d& R( L" X {! m& z* C, w5 F2 Q
// |ADC_DIFSEL_DIFSEL_7- |. c. T9 Z! v+ {
// |ADC_DIFSEL_DIFSEL_65 k" @! f: {8 l9 s1 _
// |ADC_DIFSEL_DIFSEL_5
" X) m$ q( m! N$ e q* }
// |ADC_DIFSEL_DIFSEL_4
. B6 t4 b; U& ?$ X
// |ADC_DIFSEL_DIFSEL_3
0 M2 c0 b3 v* ]* p. |$ [
// |ADC_DIFSEL_DIFSEL_2
* B) g+ [" d) J
// |ADC_DIFSEL_DIFSEL_1
% B; y# k {3 J- j6 k$ \
// |ADC_DIFSEL_DIFSEL_0
! Q) }3 P" ^# ~) z* p, E, U
;8 q% z5 c& y, x& h& L
& G/ ^* y) f! H; f- N1 z. V! X
" r5 S4 m" q( P% v. @9 o2 @" I
ADC1->SQR1 = (ADC1->SQR1 & 0xe0820830)
3 A4 S* D# i2 X8 U9 p- I# [/ i
// |(0 << ADC_SQR1_SQ4_Pos) //bit[28-24]: 4th 规则队列(5-bit 0~18)
v+ C; |- ~. m% } q/ z( N
// |(0 << ADC_SQR1_SQ3_Pos) //bit[22-18]: 3rd 规则队列(5-bit 0~18)
* Y# `2 R. Q: O4 R, {
// |(0 << ADC_SQR1_SQ2_Pos) //bit[16-12]: 2nd 规则队列(5-bit 0~18)
6 J/ L3 Z1 ~( T! Q
// |(0 << ADC_SQR1_SQ1_Pos) //bit[10-06]: 1st 规则队列(5-bit 0~18)
, f* [- v( ]7 [) M- s" E
// |(0 << ADC_SQR1_L_Pos) //bit[03-00]: 规则通道队列长度3 i2 {, Y$ i1 x. I; R' }
;
8 z' c) }& P7 F! c( r X; a4 X2 |
ADC1->SQR2 = (ADC1->SQR2 & 0xe0820820)
- n3 v6 d( ] J# _
// |(0 << ADC_SQR2_SQ9_Pos) //bit[28-24]: 9th 规则队列(5-bit 0~18)( ?: }" s; V9 K+ _
// |(0 << ADC_SQR2_SQ8_Pos) //bit[22-18]: 8th 规则队列(5-bit 0~18)8 y6 X$ Q/ u8 D/ l
// |(0 << ADC_SQR2_SQ7_Pos) //bit[16-12]: 7th 规则队列(5-bit 0~18)
/ W0 U7 i' u2 S' u5 B. z
// |(0 << ADC_SQR2_SQ6_Pos) //bit[10-06]: 6th 规则队列(5-bit 0~18)
/ g q% h& q8 A) a7 n L
// |(0 << ADC_SQR2_SQ5_Pos) //bit[04-00]: 5th 规则队列(5-bit 0~18)) b% b2 X4 n( u, [$ ~; ~& ~
;
% z. G; y$ m' y' Z. K
ADC1->SQR3 = (ADC1->SQR3 & 0xe0820820)
% M$ O2 t- ~4 a+ S& l S
// |(0 << ADC_SQR3_SQ14_Pos) //bit[28-24]: 14th 规则队列(5-bit 0~18)
5 ]. k o% n# b! I# L
// |(0 << ADC_SQR3_SQ13_Pos) //bit[22-18]: 13th 规则队列(5-bit 0~18)
' y8 T/ ^4 e [) S, P; M4 L& ?# [; P
// |(0 << ADC_SQR3_SQ12_Pos) //bit[16-12]: 12th 规则队列(5-bit 0~18)4 h" Z6 K9 R; \, ^# u
// |(0 << ADC_SQR3_SQ11_Pos) //bit[10-06]: 11th 规则队列(5-bit 0~18)# b; w) \) i% N
// |(0 << ADC_SQR3_SQ10_Pos) //bit[04-00]: 10th 规则队列(5-bit 0~18)" V% L; i* [4 |8 g8 g/ y% i, @8 ~
;3 Q3 a1 ^& n& X5 u
ADC1->SQR4 = (ADC1->SQR4 & 0xfffff820)
4 ]/ M* B# I, g3 @
// |(0 << ADC_SQR4_SQ16_Pos) //bit[10-06]: 16th 规则队列(5-bit 0~18)
* v- [% Y* r- F
// |(0 << ADC_SQR4_SQ15_Pos) //bit[04-00]: 15th 规则队列(5-bit 0~18)
% w6 o+ B! d" X! M1 Z% W
;. [# H9 q. v, O. o) V3 f6 y
$ r2 q, t% u' U0 `" m2 c: @) ?/ `
// ADC1->ISR 只读& f5 }+ i: u/ S! k9 v
// |ADC_ISR_JQOVF //bit10: 注入队列溢出, T% v" v6 `% A9 c; Y% ?
// |ADC_ISR_AWD3 //bit09: 模拟看门狗3 标志位
( r: r9 |8 e0 C* Z8 n" y7 [+ V/ T
// |ADC_ISR_AWD2 //bit08: 模拟看门狗2 标志位& l \: \5 ?; q8 j; y( R
// |ADC_ISR_AWD1 //bit07: 模拟看门狗1 标志位
$ y$ z' @3 A# [) j( D: d4 }1 }
// |ADC_ISR_JEOS //bit06: 注入通道队列转换结束标志（写1清零）
% w2 d2 W: @/ t; ]' b
// |ADC_ISR_JEOC //bit05: 注入通道转换结束标志（读取清零）
' F) M4 Q; R2 ^3 L
// |ADC_ISR_OVR //bit04: ADC溢出（数据被覆盖）
8 y& `, T" {1 y# c! G9 ?7 R
// |ADC_ISR_EOS //bit03: 规则转换队列结束7 v2 k; L/ `2 k7 u5 ?
// |ADC_ISR_EOC //bit02: 规则转换结束
; I* o! ^, ^' C. }+ J
// |ADC_ISR_EOSMP //bit01: 采样结束标志
6 K _. l7 \# S* ^
// |ADC_ISR_ADRDY //bit00: ADC准备就绪
4 O" A6 F7 Y+ R3 w6 u% `7 _$ w
" r o. i: O; t1 f: W- v# x
ADC1->IER = (ADC1->IER & 0xfffff800)# R, Y5 j* d. D: Q3 }# {2 ^
// |ADC_IER_JQOVFIE //bit10: 注入队列溢出中断使能
( F5 d3 B9 _& @$ b ]1 l W1 I
// |ADC_IER_AWD3IE //bit09: 模拟看门狗3 中断使能7 g9 _$ S L- ~
// |ADC_IER_AWD2IE //bit08: 模拟看门狗2 中断使能7 k7 Y9 G4 U' Q9 u
// |ADC_IER_AWD1IE //bit07: 模拟看门狗1 中断使能
4 N) j* E* ~4 `% F8 v& n1 [6 I
// |ADC_IER_JEOSIE //bit06: 注入通道队列转换结束中断使能) n9 ?9 v! C7 q0 e
// |ADC_IER_JEOCIE //bit05: 注入通道转换结束中断使能* u* B7 ]1 D# d) W( N7 E
// |ADC_IER_OVRIE //bit04: ADC溢出中断使能: X. {0 u, R" `$ `
// |ADC_IER_EOSIE //bit03: 规则转换队列结束中断使能! D H' w- s. U z1 {' ?- ]
// |ADC_IER_EOCIE //bit02: 规则转换结束中断使能
" ]" W1 w+ H! z0 ]; c S8 l
// |ADC_IER_EOSMPIE //bit01: 采样结束中断使能
- F1 e* E! r+ t) D; `
// |ADC_IER_ADRDYIE //bit00: ADC就绪中断使能! L& U$ b+ I' F% C
;
+ }1 ]0 X3 |* x% c
) h; w7 |& o. R
& ]( g1 i& r4 C
ADC1->CFGR = (ADC1->CFGR & 0x80000000)
6 f! [* `+ B- y0 q' O( e
// |ADC_CFGR_JQDIS //bit31: 注入队列禁止使能【1|禁止注入队列】
+ Q. y7 t% _; c; f1 n S) z
// |(0 << ADC_CFGR_AWD1CH_Pos) //bit[30-26]: 模拟量看门狗1 通道选择
, m% o" ]: y ?+ _3 B
// |ADC_CFGR_JAUTO //bit25: 自动注入通道【1|自动注入组转换使能】/ a: [% [/ `6 ]4 j' }$ A t
// |ADC_CFGR_JAWD1EN //bit24: 注入通道模拟量看门狗1 使能
4 p/ Y, c9 g6 N! d
// |ADC_CFGR_AWD1EN //bit23: 规则通道模拟量看门狗1 使能2 A- c5 a! P/ E. U6 _
// |ADC_CFGR_AWD1SGL //bit22: 【1|模拟量看门狗1 使能在单独通道上】- }9 g+ X. Z0 x
// |ADC_CFGR_JQM //bit21: JSQR队列模式
$ x7 ]5 a; y" q8 `
// |ADC_CFGR_JDISCEN //bit20: 注入通道上的不连续模式1 L/ H- s$ _$ N* D+ R
// |(0 << ADC_CFGR_DISCNUM_Pos)//bit[19-17]: 不连续模式通道计数6 S& f7 l, O: g, ]5 S6 Y- s5 T
// |ADC_CFGR_DISCEN //bit16: 规则通道上的不连续模式
7 O4 R9 n6 E" {. R u" O
// |ADC_CFGR_ALIGN //bit15: 数据左对齐【1|数据左对齐】
8 ?* ]2 [2 k" x
// |ADC_CFGR_AUTDLY //bit14: 延时转换模式开启5 r; N3 G( \* ?+ r* v6 _& h/ ~' \
// |ADC_CFGR_CONT //bit13: 单独/连续转换模式规则转换【0|单独转换模式】【1|连续转换模式】
) }0 t6 X. k' ]* h! N7 N$ k! z5 q
// |ADC_CFGR_OVRMOD //bit12: 【0|溢出后保留老数据】【1|溢出后覆盖老数据】* i: n" r) a7 v1 o
// |ADC_CFGR_EXTEN_1 //bit[11-10]: 外部触发极性选择
& B. x! n8 V3 k: N6 @/ [
// |ADC_CFGR_EXTEN_0 // 【00|禁止外部触发】【01|上升沿】【10|下降沿】【11|上下都有效】$ n, G# P8 a) A3 t5 R: I, t/ V3 Y
// |(0 << ADC_CFGR_EXTSEL_Pos) //bit[09-05]: 外部触发源选择( R& k I; L8 T1 ~; K
// |ADC_CFGR_RES_1 //bit[04-03]: 数据分辨率
% P( x7 T4 Y$ e! i9 r4 U$ Z2 w
// |ADC_CFGR_RES_0 // 【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】% Q8 W! j1 b: }% B: i j1 Y# ]
// |ADC_CFGR_DMACFG //bit01: 【0|单次模式】【1|循环模式】; s1 r1 {2 r0 [+ s
// |ADC_CFGR_DMAEN //bit00: 【0|禁止DMA请求】【1|使能DMA请求】
" c5 }- p2 a9 D: E
;
* q9 M3 |6 _" i* B' w1 L7 B4 }
ADC1->CFGR2 = (ADC1->CFGR2 & 0xf1fef800)
7 p4 R, k) ?9 l1 U- i
// |ADC_CFGR2_SMPTRIG //bit27: 采样时间控制触发模式,通过SWTRIG位控制采样时间和转换时间
! J K) M: g" i0 k+ P
// |ADC_CFGR2_BULB //bit26: 【1|两次采样间隔的空闲进行下次采样】
+ c3 _% d6 S) \8 j6 g$ z3 j
// |ADC_CFGR2_SWTRIG //bit25: 采样时间控制触发模式的软件触发位' B# F+ i/ h$ i
// |ADC_CFGR2_GCOMP //bit16: 增益补偿模式【1|所有通道增益补偿】% @( P: s- t0 p! d! Q- Z" w
// |ADC_CFGR2_ROVSM //bit10: 规则过采样模式【0|继续采样】【1|整个序列重新从头采样】
! o, F2 a; y$ B2 [3 z
// |ADC_CFGR2_TROVS //bit09: 触发常规过采样 g6 w s9 O: j8 I v P9 p
// |(0 << ADC_CFGR2_OVSS_Pos) //bit[08-05]: 过采样移位
/ P3 B1 u$ A8 u F7 N! A; e9 v$ f
// |(0 << ADC_CFGR2_OVSR_Pos) //bit[04-02]: 过采样比率( r8 K7 U& @, y6 V) g
// |ADC_CFGR2_JOVSE //bit01: 注入过采样使能+ Z$ S5 o5 r. b
// |ADC_CFGR2_ROVSE //bit00: 规则过采样使能# e+ c: J6 w- b( s6 f7 w7 T; {
;% W& Q# b& P0 m: L/ J
% z; `' {; n8 l3 i4 N
ADC1->SMPR1 = (ADC1->SMPR1 & 0x40000000)
+ R% p4 X$ E6 j! m1 m! X
// |ADC_SMPR1_SMPPLUS //bit31: 【1|2.5-ADCCLK】【0|3.5-ADCCLK】为了使整个周期成为偶数，方便交错模式
2 O. y m8 ~# M! d" G
// |(0 << ADC_SMPR1_SMP9_Pos) //bit[29-27]: 通道x采样时间选择" U4 M. E' b" c. z0 N; m
// |(0 << ADC_SMPR1_SMP8_Pos) //bit[26-24]: 【000|2.5 ADC clock cycles】 0
7 t/ M8 ?# ?8 P- s6 e/ n- L
// |(0 << ADC_SMPR1_SMP7_Pos) //bit[23-21]: 【001|6.5 ADC clock cycles】 1
- J6 j9 \, j) e, r
// |(0 << ADC_SMPR1_SMP6_Pos) //bit[20-18]: 【010|12.5 ADC clock cycles】 2
7 v0 I9 Q2 G4 {
// |(0 << ADC_SMPR1_SMP5_Pos) //bit[17-15]: 【011|24.5 ADC clock cycles】 3
* g) n3 [/ B7 ]! V
// |(0 << ADC_SMPR1_SMP4_Pos) //bit[14-12]: 【100|47.5 ADC clock cycles】 4
{" s% `4 [( u6 Z3 |# D T$ Y% |
// |(0 << ADC_SMPR1_SMP3_Pos) //bit[11-09]: 【101|92.5 ADC clock cycles】 5
8 b$ {$ r+ ?) o% X# S! i1 ^" G
// |(0 << ADC_SMPR1_SMP2_Pos) //bit[08-06]: 【110|247.5 ADC clock cycles】6
& i/ }6 T; W( U7 g
// |(0 << ADC_SMPR1_SMP1_Pos) //bit[05-03]: 【111|640.5 ADC clock cycles】7
8 s+ S/ V9 `+ v; C0 P% K
// |(0 << ADC_SMPR1_SMP0_Pos) //bit[02-00]:
$ i1 F8 |& F6 F6 ~1 \6 E
; }; X7 k7 S1 m, ?% S+ v$ t
ADC1->SMPR2 = (ADC1->SMPR2 & 0xf8000000)
+ i9 |( {4 \, w4 i8 J
// |(0 << ADC_SMPR2_SMP18_Pos) //bit[26-24]: 通道x采样时间选择0 M8 g: P9 z6 I5 g9 |- Y1 x. ^
// |(0 << ADC_SMPR2_SMP17_Pos) //bit[23-21]: 【000|2.5 ADC clock cycles】 0
, L# g2 s; R4 X, y/ H
// |(0 << ADC_SMPR2_SMP16_Pos) //bit[20-18]: 【001|6.5 ADC clock cycles】 1( P4 Y9 g( q% \' R" U- y, x
// |(0 << ADC_SMPR2_SMP15_Pos) //bit[17-15]: 【010|12.5 ADC clock cycles】 2
- S, T/ O# ~8 f- D) v; U( H9 [: h
// |(0 << ADC_SMPR2_SMP14_Pos) //bit[14-12]: 【011|24.5 ADC clock cycles】 3
/ D$ ]' n# J8 }0 I$ c: W g
// |(0 << ADC_SMPR2_SMP13_Pos) //bit[11-09]: 【100|47.5 ADC clock cycles】 40 F# X- ]; u2 q! \
// |(0 << ADC_SMPR2_SMP12_Pos) //bit[08-06]: 【101|92.5 ADC clock cycles】 55 J. y6 D7 w7 y9 T! A/ t$ R
// |(0 << ADC_SMPR2_SMP11_Pos) //bit[05-03]: 【110|247.5 ADC clock cycles】6* A* D1 G; o& M, `
// |(0 << ADC_SMPR2_SMP10_Pos) //bit[02-00]: 【111|640.5 ADC clock cycles】73 q3 z- I2 J3 c9 k4 e
;- F' E6 S( c) @* ~4 R4 U
% U8 t" S7 U V; L
ADC1->TR1 = (ADC1->TR1 & 0xf0008000)
! L1 V# U3 F1 O/ U; R+ f
// |(0x0000 << ADC_TR1_HT1_Pos)//bit[27-16]: 模拟看门狗1 高阈值(12-bit)
8 O X1 Q' O7 W( s' a
// |(0 << ADC_TR1_AWDFILT_Pos) //bit[14-12]: 模拟看门狗滤波参数连续出现x+1（x!=0）次越限才被视为有效【0|无滤波】
0 [ y% A0 A, C8 o/ x0 U
// |(0x0000 << ADC_TR1_LT1_Pos)//bit[11-00]: 模拟看门狗1 低阈值(12-bit)+ |; D. g9 r. ^: L+ q) d
;
; Q7 j. R0 N3 J6 T+ k% e
ADC1->TR2 = (ADC1->TR2 & 0xff00ff00)
& b, C( f6 H* A/ E( C9 V& q7 O B
// |(0x0000 << ADC_TR1_HT2_Pos)//bit[23-16]: 模拟看门狗2 高阈值(8-bit)
2 G, B9 m! K0 q" D) G
// |(0x0000 << ADC_TR1_LT2_Pos)//bit[07-00]: 模拟看门狗2 低阈值(8-bit)6 j: A* W+ r% m( E; d6 |
;: Z6 S& Z4 _" ]+ K) s" B& ]) d
ADC1->TR3 = (ADC1->TR3 & 0xff00ff00): H/ i' g7 b* y6 @
// |(0x0000 << ADC_TR1_HT3_Pos)//bit[23-16]: 模拟看门狗3 高阈值(8-bit)
. l, l' d4 K/ }* O6 d& w
// |(0x0000 << ADC_TR1_LT3_Pos)//bit[07-00]: 模拟看门狗3 低阈值(8-bit)3 ^5 K0 b: u) C0 B! u; `3 e! J
;/ Y2 H- o9 z, b
4 l5 h" o6 u; Q# n
2 I5 I3 t% q# o9 s& K1 ^
// ADC1->DR 只读（共32-bit，16-bit有效） ADC规则数据寄存器
$ N0 N7 E, U% C' y* J. O* Z; b4 M
// ADC1->JSQR = (ADC1->JSQR & 0x04104000);/ [& ?6 w+ Q! S6 w8 Z3 B
// ADC1->OFR1//偏移$ }; E! p. Z. y3 B1 S; y' [
// ADC1->JDR1//注入采样数据( P% _6 z# z6 z" m K- s. y/ a
// ADC1->AWD2CR
j% y! @* p) T1 D% G
// ADC1->AWD3CR+ C- T* I ]. g- v) t
6 W# u8 T% a- B
0 \$ l% q) G7 w D: v1 [" m4 E# m+ y* O
// ADC1->CALFACT = (ADC1->CALFACT & 0xff80ff80)
# `% i" K- f( _# ]( P
// |(0 << ADC_CALFACT_CALFACT_D_Pos)//bit[22-16]: 差分校准系数
" o5 y. p# b- ^4 ?; V+ i0 o+ `
// |(0 << ADC_CALFACT_CALFACT_S_Pos)//bit[06-00]: 单端校准系数7 e" e1 ]( m# Q/ A7 v
// ;7 ^! O$ b+ h% X2 c+ x
$ |, s" o* }$ X& x3 z
// ADC1->GCOMP = (ADC1->GCOMP & 0xffffc000)& ]( \4 E( N9 E4 f
// |0x0000 //bit[13-00]: 增益（14-bit]
- g& j& o4 p3 ?4 ^1 ?/ v# w6 T5 X1 D% }
// ;
/ m4 v" S/ X; `1 h) @7 \ G7 o" u
( J5 \1 p; L: E5 m6 Y
// ADC12_COMMON->CSR 只读
4 G7 Z0 v6 L( V. R6 o
// ADC_CSR_JQOVF_SLV //bit26: 从 ADC注入溢出, K6 a2 `5 q& b# k. J0 B `/ P
// ADC_CSR_AWD3_SLV //bit25: 从模拟看门狗3% Z, G7 x R3 z9 W+ ]
// ADC_CSR_AWD2_SLV //bit24: 从模拟看门狗2 标志位 K* C( ?4 V0 J) Y8 L
// ADC_CSR_AWD1_SLV //bit23: 从模拟看门狗1 标志位
. `& F# c$ [: G1 Y8 p% ]
// ADC_CSR_JEOS_SLV //bit22: 从注入通道队列转换结束标志（写1清零）! q- {' W e0 i- \, U
// ADC_CSR_JEOC_SLV //bit21: 从注入通道转换结束标志（读取清零）9 |# r0 b1 m1 e. N, b
// ADC_CSR_OVR_SLV //bit20: 从 ADC溢出（数据被覆盖）8 I2 K+ E+ Y; v' }0 l5 \
// ADC_CSR_EOS_SLV //bit19: 从规则转换队列结束# \* e5 a0 q0 B9 W5 t' q
// ADC_CSR_EOC_SLV //bit18: 从规则转换结束
' C1 S0 T$ J( U) e7 r% y; u
// ADC_CSR_EOSMP_SLV //bit17: 从采样结束标志8 _0 M. Z7 S2 f, i0 n9 x& p/ J
// ADC_CSR_ADRDY_SLV //bit16: 从 ADC准备就绪% i" ?1 W& I/ d# v" `
// ADC_CSR_JQOVF_MST //bit10: 主 ADC注入溢出
`) F/ U3 A3 L; P$ D8 }3 L
// ADC_CSR_AWD3_MST //bit09: 主模拟看门狗33 i x7 ~, H) u/ b: C& [( l- `, l) q
// ADC_CSR_AWD2_MST //bit08: 主模拟看门狗2 标志位
2 ?3 D' D& o5 Q1 s. `
// ADC_CSR_AWD1_MST //bit07: 主模拟看门狗1 标志位
& _- s% b8 L# L8 s" h
// ADC_CSR_JEOS_MST //bit06: 主注入通道队列转换结束标志（写1清零）
0 Y* q7 e' o q8 b4 |0 n) R
// ADC_CSR_JEOC_MST //bit05: 主注入通道转换结束标志（读取清零）1 q/ i" y I# r Q2 N
// ADC_CSR_OVR_MST //bit04: 主 ADC溢出（数据被覆盖）
8 w- M5 c+ W7 T+ i% ?: \# f f& O
// ADC_CSR_EOS_MST //bit03: 主规则转换队列结束
( m8 F% w0 b* m7 Q$ y
// ADC_CSR_EOC_MST //bit02: 主规则转换结束
3 w4 u0 n9 o0 J* F5 v
// ADC_CSR_EOSMP_MST //bit01: 主采样结束标志! i1 x. P" ~1 Y3 p, D
// ADC_CSR_ADRDY_MST //bit00: 主 ADC准备就绪9 I& Q! J/ N8 K* o2 n5 V
/ |( g9 [- ?# ?
ADC12_COMMON->CCR = (ADC12_COMMON->CCR & 0xfe0010e0)
4 a' w8 L4 v/ o4 _
// |ADC_CCR_VBATSEL //bit24: VBAT选择【0|VBAT禁止】【1|VBAT使能】
* e8 |2 U K) B; A
// |ADC_CCR_VSENSESEL //bit23: VTS选择【0|VTS温度传感器通道禁止】【1|VTS温度传感器通道使能】( q( r4 B2 O) \- t
// |(0 << ADC_CCR_PRESC_Pos) //bit[22-18]: ADC 预分频【0|输入ADC时钟不分频】【1|输入ADC时钟2分频】【2~11|4/6/8/10/12/16/32/64/128/256】4 {3 V0 _ [5 |" o5 d9 \0 W- o; r
// |(0 << ADC_CCR_CKMODE_Pos) //bit[17-16]: ADC 时钟模式【0|异步模式adc_ker_ck RCC中选择】【1| adc_hclk/1】【2| adc_hclk/2】【3| adc_hclk/4】* |# }7 ^2 K: ~
// |(0 << ADC_CCR_MDMA_Pos) //bit[15-14]: 双AD模式下的DMA模式【0|禁用DMA】【1|保留】【2|12-bit或者10-bit模式】【3|8-bit或者6-bit模式】 W8 Z& M; } [( p# B
// |ADC_CCR_DMACFG //bit13: 双ADC模式下的DMA配置【0|单次模式】【1|循环模式】% m- M; |6 b8 ~6 z2 H+ r8 [
// |(0 << ADC_CCR_DELAY_Pos) //bit[11-08]: 双交错模式下的两次采样间隔2 F# u8 ?' H( w [3 Y
// |(0 << ADC_CCR_DUAL_Pos) //bit[04-00]: 双ADC模式选择【720page】
& o1 Q' E- _. H9 `8 B3 a9 u
;0 j( O) i7 x/ c% `7 m% G+ m2 u
// ADC12_COMMON->CDR 只读/ [) q$ }" Z0 q
// // ADC_CDR_RDATA_SLV7 ~) F* ]5 ?7 y9 X/ X
// // ADC_CDR_RDATA_MST