STM32G474的ADC（寄存器开发）

[复制链接]

STMCU小助手发布时间：2022-8-23 18:23

文章
文章封面:
文章简介:	STM32G474的ADC（寄存器开发）

正文
规则和注入是两类通道，不是模式。
ADC时钟

如果只用规则通道而不用注入通道，则ADC时钟与AHB没有约束关系。

上图可以看到，ADC的时钟输入有两个时钟源：adc_hclk 和 adc_ker_ck 。
adc_hclk 被认为是同步时钟。
adc_ker_ck 被认为是异步时钟，他也有两个输入时钟，可以通过 RCC_CCIPR 寄存器配置选择使用 SYSCLK 还是 PCLK 。

1. ADC的启动
; `- ]) Y8 g9 P3 s5 Z9 u1.1 退出深度掉电模式和ADC稳压器的开启
使用ADC的第一步就是退出“深度掉电模式”，即ADC->CR中的DEEPPWD = 0；
然后使能稳压器，即ADC->CR中的ADVREGEN = 1；
等待稳压器启动，具体启动时间参见数据手册。（G474数据手册写的是20us ）数据手册第146页 DM00431551_ENV3

ADC1->CR &= ~ADC_CR_DEEPPWD;//退出掉电模式9 w6 l$ Q5 B% o- R9 W4 w
ADC1->CR |= ADC_CR_ADVREGEN;//使能稳压器4 L- }% y# S' }8 {* S8 }- ]
for (i = 0; i < 0xffff; i++)//延时等待稳压器稳定
/ [+ t7 D# p& i) U5 U, y
{! s a; H; i* F
/* code */
. G9 C' L3 |6 a+ m" s: @$ `+ q8 M
}

复制代码

1.2 选择输入模式
ADC->DIFSEL 模式选择寄存器中选择差分输入或者单端输入模式。

ADC1->DIFSEL = (ADC1->DIFSEL & 0xfff80000)//模式选择寄存器
, c, N# c: s3 p& v& Z! L1 I; b
// |ADC_DIFSEL_DIFSEL_18 //bit18：【0|单端输入模式】【1|差分输入模式】
# s8 q2 _7 U6 ^9 N* a% m
// |ADC_DIFSEL_DIFSEL_17- B% f D! K" B$ d" ]
// |ADC_DIFSEL_DIFSEL_16/ d6 T( M: b8 g7 K9 h- p. H
// |ADC_DIFSEL_DIFSEL_15
9 O# i* L1 q7 X
// |ADC_DIFSEL_DIFSEL_14. X" m: F/ u2 x3 N5 }5 f1 q$ z
// |ADC_DIFSEL_DIFSEL_13
7 [3 H9 |# d( M
// |ADC_DIFSEL_DIFSEL_12
6 _4 I. x4 I1 q$ E2 I" n* n
// |ADC_DIFSEL_DIFSEL_11
1 ]3 X# ]8 E. a' _$ @
// |ADC_DIFSEL_DIFSEL_10
# A% e' L4 G6 |: f
// |ADC_DIFSEL_DIFSEL_9. g) }: K- n! b( p
// |ADC_DIFSEL_DIFSEL_8
- o: n; i0 I X# M) G! n
// |ADC_DIFSEL_DIFSEL_7
3 X( u6 b: h j0 L$ E
// |ADC_DIFSEL_DIFSEL_6
9 b& O, i! B% X) [2 J
// |ADC_DIFSEL_DIFSEL_5
- l P5 o6 E w7 B
// |ADC_DIFSEL_DIFSEL_43 A. i+ o( j6 `: F! c% ]" R5 |- X" S+ O
// |ADC_DIFSEL_DIFSEL_3
2 Z& W9 \% D# }; b7 Q- ]7 z
// |ADC_DIFSEL_DIFSEL_2! d8 s! a$ Y {; U, d5 [, ^
// |ADC_DIFSEL_DIFSEL_1! d( S' K- l6 D1 B% \8 q
// |ADC_DIFSEL_DIFSEL_0
1 k: K9 v4 f0 M: v
;
- J I( J7 z9 J% E$ i4 N( [2 x* E
% q0 x$ t+ Q V1 G) j, H8 n

复制代码

1.3 校准
校准分为单端校准和差分校准

确定DEEPPWD=0（退出深度掉电模式），ADVREGEN=1（稳压器开启），并且已经等待了稳压器的启动时间。
确定ADEN=0。
配置ADC->CR寄存器中的ADCALDIF标志位，选择输入模式（ADCALDIF=0 单端输入 / ADCALDIF=1 差分输入）。
ADC->CR寄存器的ADCAL标志位置位，即开启校准（ADCALDIF配置为什么模式就校准什么模式）。
等待ADC->CR寄存器的ADCAL硬件清除，即ADCAL=0，代表校准结束。
在ADC->CALFACT寄存器中读取校准系数。

下面以单端输入校准为例：

ADC1->CR &= ~ADC_CR_ADCALDIF;//单端输入模式步骤2% v, L# |( W4 Q# |& B
ADC1->CR &= ~ADC_CR_ADEN; //禁止ADC 步骤3
4 v+ ^0 R: U( J! `
ADC1->CR |= ADC_CR_ADCAL; //校准ADC 步骤4
0 G" \& s- @" `5 Z' q
i = 0xffff;2 |% U6 u7 s$ ?0 \' U$ Q( `
while((ADC1->CR & ADC_CR_ADCAL) && (i--));//等待校准结束。步骤5 Q7 N- @# |' ` c+ y
if(i == 0)//超时判断
* r+ I" L9 X! a& r9 t" I
{
1 o; r# I+ b9 p# Y& A4 D+ ]
return FAILED;
( W7 P; V7 h" `# p% d
}

复制代码

如果通道中又有差分输入还有单端输入，则需要将两个系数都进行校准。

1.4 转换队列设置
8 ~* O6 C7 _) q0 x- \) c9 J1.5 采样时间设置

每个通道都可以用不同的采样时间进行采样，采样时间由ADC->SMPR1寄存器中的SMP位进行编程。因此，可以在以下采样时间值中进行选择：
• SMP = 000: 2.5 ADC clock cycles
• SMP = 001: 6.5 ADC clock cycles
• SMP = 010: 12.5 ADC clock cycles
• SMP = 011: 24.5 ADC clock cycles
• SMP = 100: 47.5 ADC clock cycles
• SMP = 101: 92.5 ADC clock cycles
• SMP = 110: 247.5 ADC clock cycles
• SMP = 111: 640.5 ADC clock cycles
总转换时间计算如下：TCONV = SMP + 12.5 ADC时钟周期（12-bit）
例如：
Fadc_ker_ck = 30MHz，并且SMP=0 即2.5 ADC时钟周期
TCONV = （2.5 + 12.5）个 ADC 时钟周期，即 15 / 30 us = 500ns
采样结束后，ADC_ISR_EOSMP置位，代表采样结束（仅在规则转换中有效）

器与分辨率的转换时间如下表：

注意：

每个通道的采样时间必须遵循数据手册的最小采样时间。（数据手册第146页 DM00431551_ENV3）

SMPPLUS control bit
在ADC->SMPR1寄存器中有这么个标志位，其作用是为了方便交错模式对称。

2 ADC采样模式
3 \- E% t/ E' v8 k& V* s# p6 Z2.1 Bulb sampling mode（灯泡模式？）
启动该采样模式，则在第二个ADC空闲时间进行采样，如下图

该采样方式有最大采样时间限制，参考数据手册。
该采样方式不适用连续采样和注入采样。
如果该模式启动（ADC->CFGR2中的BULB=1），则不准置位ADC->CFGR2中的SMPTRIG。

2.2 Sampling time control trigger mode（采样时间控制触发模式）
当SMPTRIG置位时（在ADC->CFGR2寄存器中），通过SMPx位（在ADC->SMPRx寄存器中）编程的采样时间是无效的。采样时间由触发信号边缘控制。

该模式分为软件控制和硬件控制：
硬件触发
当选择硬件触发器时，触发信号的每个上升沿开始采样周期。下降沿结束采样周期并开始转换。EXTEN（外部触发极性选择，在ADC->CFGR寄存器中）必须设置为01（上升沿有效）。 Hardware triggers with not defined rising and falling edges (one pulse event) cannot be used in Bulb mode.
软件触发
当选择软件触发器时，软件触发器不是ADC->CR中的ADSTART位，而是ADC->CFGR2寄存器中的SWTRIG位。置位SWTRIG位开始采样周期，清除SWTRIG位结束采样周期同时开始转换。EXTEN（外部触发极性选择，在ADC->CFGR寄存器中）必须设置为00（禁止外部触发）。

3. 转换模式
; L$ w! G l, Z3.1 单次转换模式(CONT=0)
当ADC_CFGR_CONT=0，代表配置为单次转换模式。
规则模式：置位ADSTART（ADC->CR寄存器）或者外部触发
注入模式：置位JADSTART（ADC->CR寄存器）或者外部触发

在规则序列中，每次转换完成后
转换后的数据存储到16位ADC_DR寄存器
置位ADC_ISR_EOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_EOCIE位，就会产生一个中断

在注入序列中，每次转换完成后
转换后的数据存储到16位ADC_JDRy寄存器
置位ADC_ISR_JEOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_JEOCIE位，就会产生一个中断

在规则序列完成后
ADC_ISR_EOSEOS标志位置位（写1清零）
如果ADC_IER_EOSIE置位，则会产生一个中断

在注入序列完成后
ADC_ISR_JEOS标志位置位（写1清零）
如果ADC_IER_JEOSIE置位，则会产生一个中断

提示：如果想转换单个通道请将 L（队列转换长度，在ADC1->SQR1寄存器中）设置为0（0代表转换1次也就是1个通道）。

3.2 连续转换模式(CONT=1)
当ADC_CFGR_CONT=1，代表配置为连续转换模式。
只有规则通道有连续转换模式。

在规则序列中，每次转换完成后
转换后的数据存储到16位ADC_DR寄存器
置位ADC_ISR_EOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_EOCIE位，就会产生一个中断

在规则序列完成后
ADC_ISR_EOSEOS标志位置位（写1清零）
如果ADC_IER_EOSIE置位，则会产生一个中断

然后，一个新的序列立即重启，ADC连续重复转换序列。
禁止同时置位 ADC_CFGR_DISCEN 和 ADC_CFGR_CONT。
注入通道要想连续转换，需要设置自动注入。

连续转换模式下，ADSTART不会被硬件清除。
不能同时使能ADC_CFGR_DISCEN和ADC_CFGR_CONT。

3.3 不连续模式
当ADC_CFGR_DISCEN=1，开启不连续模式，每次触发都只转换ADC_CFGR_DISCNUM个通道数量，每次转换都会置位EOC标志位，直到转换完ADC->SQR里面的通道（总个数为ADC->SQR1中的L），最后置位EOS标志位。

当ADC_CFGR_DISCEN=0，关闭不连续模式，一次触发转换ADC_SQR1_L个通道，每次转换都会置位EOC标志位，最后置位EOS标志位。

不能同时使能ADC_CFGR_DISCEN和ADC_CFGR_CONT。
6 |- y, T: P* h0 X+ D
4. 触发模式
ADSTART
当EXTEN[1:0] == 0，ADSTART=1立即触发转换
当EXTEN[1:0] != 0，ADSTART=1得等待下个有效硬件触发才进行转换

JADSTART
当JEXTEN[1:0] == 0，JADSTART=1立即触发转换
当JEXTEN[1:0] != 0，JADSTART=1得等待下个有效硬件触发才进行转换

外部触发
当注入队列使能（ADC_CFGR_JQDIS=0）,软件不能触发注入通道。
转换过程中，触发会被忽略。

触发极性
! x+ u) l0 H* V. l' `' u" y5 { D
+ F0 F+ q3 j$ G9 k: e% A9 V# l0 ?

触发源

具体触发源见手册的第627页（DM00355726_ENV4）

5. 使用方法
+ l) K- \+ W% r5.1 注入模式
5.1.1 描述
注入模式的优点就是相比规则转换模式，队列模式有更好的灵活性，它可以在ADC使能运行的情况下，修改触发源和采样队列。对于经常变换通道采样或者触发源的工况下，这种模式更适合应用。

5.1.1 触发注入模式
在选择触发注入模式时，JAUTO 控制位（自动注入）必须清除
通过外部触发或通过设置 ADC_CR 寄存器中的 ADSTART 位来启动一组常规通道的转换
如果发生外部注入触发，或者在常规通道组转换期间设置了 ADC_CR 寄存器中的 JADSTART 位，则当前执行的规则转换复位，然后启动注入转换序列（所有注入通道转换一次）
然后，恢复上次中断的常规转换
如果在注入转换期间发生常规事件，则注入转换不会中断，而是在注入序列结束时执行常规序列

配置触发注入模式的方法如下：
退出睡眠模式（清除ADC_CR寄存器中的位DEEPPWD）
使能 ADC电压调节器（置位ADC_CR寄存器中的位ADVREGEN），延时等待电压调节器稳定
配置校准的模式（差分和单端，ADC_CR寄存器中的位ADCALDIF）
使能校准（ADC_CR寄存器中的位ADCAL），等待ADCAL清除，代表校准完毕
如果需要存储校准值可以读取CALFACT寄存器获取校准值，下次上电直接写入该寄存器
配置 ADC12_CCR 寄存器，选择单独工作还是同步工作、时钟配置、传感器使能采样延时等参数
配置ADC_CFGR寄存器，清除位JQDIS，允许注入模式，DMA、采样模式等参数
配置ADC_SMPR寄存器，来确定采样时间
配置ADC_IER寄存器，使能需要的中断
使能ADC（ADC_CR寄存器中的位ADEN），等待ADC就绪（等待ADC_ISR中的位** ADRDY**置位）
允许注入触发（ADC_CR寄存器中的位JADSTART）
可以在任意处配置ADC_JSQR寄存器，选择触发源和采样序列。

下面是
ADC12同步注入模式
ADC1、2 触发模式，每次触发序列为2次转换
触发源为 TIM1的TIGRO2

转换序列为
ADC1 第一次转换通道3 第二次转换同道4
ADC2 第一次转换通道2 第二次转换同道15

void ADC1_2_Function_Init(void)$ N+ t. [8 t: `. I
{
. V' k6 U+ Z* m! v, r
volatile uint32_t j; // 避免延时函数被编译器优化0 T! D9 l5 ?3 O4 w1 ^$ t' C0 f
?% u- c( v% R
//============================================基本初始化开始
! f: G5 `7 V# ] H2 A* o( D, e) g
// 步骤1 退出睡眠模式
8 \4 q" q- I; C. z
ADC1->CR &= ~ADC_CR_DEEPPWD; //退出掉电模式 ) O1 m0 r% l% e- e$ R
ADC2->CR &= ~ADC_CR_DEEPPWD; //退出掉电模式- T7 L& u1 G# s5 ~2 t' ~
6 f0 Y- }7 a; E8 a- T
3 |( {3 @& u. }2 N4 ]
// 步骤2 使能 ADC电压调节器, O4 A% \2 J3 ]) J0 [" q$ e
ADC1->CR |= ADC_CR_ADVREGEN; z+ q" }" O& d0 Z% Z/ r* b r
ADC2->CR |= ADC_CR_ADVREGEN;+ M( N! i+ V& U. `
for(j=0;j<430000;j++); //延时，等待voltage regulator启动
; W! x* o3 C* B* M7 N
_# x4 J7 a5 M* f) o
; a2 m6 X U7 Z# l+ R2 R8 ]
// 步骤3 配置校准的模式
; ?# \6 r- s1 g F$ x0 j
ADC1->CR &= ~ADC_CR_ADCALDIF;//【0|单端输入】【1|差分输入】 S. [5 s; r; X& p Q
ADC2->CR &= ~ADC_CR_ADCALDIF;//当前为单端校准
z/ j& o, i7 ~; v7 q/ @$ J
, a8 n& _8 W4 C& |' j
* ?7 Z: J* ~: v, M
// 步骤4 使能校准' p V' E6 q5 p0 p/ f
ADC1->CR |= ADC_CR_ADCAL;. d1 T- S. w0 G3 j, [5 B F7 ^
ADC2->CR |= ADC_CR_ADCAL;' F) {: X, R7 ^! y; q; x5 s
//等待ADC校准结束! Y- g, ^- O6 g2 E w6 J
while((ADC1->CR & ADC_CR_ADCAL) != 0);
. K% D1 x4 A: ^( M. W
while((ADC2->CR & ADC_CR_ADCAL) != 0);
' l( H+ b+ u* Y3 c- t8 |
//============================================基本初始化结束: f; \$ U. B3 f [
6 q. o$ g; M9 Y* n+ a/ Y7 s! f
4 |" |3 ?0 F1 ?6 w, k
// 步骤5 配置 ADC12_CCR 寄存器
/ v2 \: B2 m% X! a% x* x) t
ADC12_COMMON->CCR = 0x00000000! D2 f5 G+ A2 d1 K7 k0 S Z7 f
// |ADC_CCR_VBATSEL" @7 ]3 V% _! b2 d, w
// |ADC_CCR_VSENSESEL
" L& t4 H: P0 C; a
// |ADC_CCR_VREFEN, G* h+ K; z3 v2 K; v- k6 W1 w
|(0 << ADC_CCR_PRESC_Pos) // 时钟配置（详细见手册 DM00355726_ENV4手册718页）
; P$ J5 j3 B" W4 y1 v8 g, N
|(3 << ADC_CCR_CKMODE_Pos) // ADC 时钟配置（详细见手册 DM00355726_ENV4手册719页）
. f, P! H) Y0 ]
|(0 << ADC_CCR_MDMA_Pos) // DMA 数据分辨率配置
* P( E; q: d2 _: m3 g8 }
// |ADC_CCR_DMACFG // DMA 循环模式配置
|& D# V1 I0 t9 l/ V' \
|(10 << ADC_CCR_DELAY_Pos) // 延时采样时间配置（详细见手册 DM00355726_ENV4手册720页）
# Z6 w6 v, V+ W7 I4 k
|(5 << ADC_CCR_DUAL_Pos) // 选择仅同步注入模式（详细见手册 DM00355726_ENV4手册720页）& T: w; g c D; n$ J; j: c0 c
;) V! ]- a! D. n
3 \, ^! ?) P0 `
2 N X0 A5 C& v6 M& E; q5 K+ c
// 步骤6 配置ADC_CFGR寄存器
' g, h, k) j0 _$ n
ADC1->CFGR = 0x00000000
: t' R7 @( ]8 N
// |ADC_CFGR_JQDIS // 禁止注入（默认为1）【0|允许注入】【1|禁止注入】0 A% n5 {2 Q ^: E
|(0 << ADC_CFGR_AWD1CH_Pos) // AWTD1 通道选择
1 l' n. e6 J! J' u8 m8 C3 a
// |ADC_CFGR_JAUTO // 自动注入组转换（当启用双模式时，从ADC的位JAUTO不再可写，其内容等于主ADC的位JAUTO。）
$ `$ d R0 L0 E* G* p1 a9 k2 a
// |ADC_CFGR_JAWD1EN // JAWTD1 使能注入通道
( D7 \4 C* X, L8 ~9 Z g
// |ADC_CFGR_AWD1EN // AWTD1 使能规则通道% I% K# p% |* r/ X, s( f5 Y
// |ADC_CFGR_AWD1SGL // 【0|AWTD1使能所有通道】【1|AWTD1使能 AWD1CH 通道】% f$ }" V5 X% v: B9 ?- I3 C8 l" ~- o+ I
// |ADC_CFGR_JQM // 注入队列模式。【0|一次序列后，保持队列参数】【1|一次序列后，队列不保存，清除，续重新配置才能再次触发，这段没有配置的时间不响应触发】7 A6 U# d8 ?, Z
// |ADC_CFGR_JDISCEN // 注入通道上的不连续模式。【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)6 w5 b! s K, x* E e! Y/ f4 {
|(0 << ADC_CFGR_DISCNUM_Pos) // 不连续通道数" o$ ` K. e- N4 K# f) a# `
// |ADC_CFGR_DISCEN // 规则通道上的不连续模式【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)
+ E+ ~: P1 K. D
// |ADC_CFGR_ALIGN // 数据左对齐【0|数据右对齐】【1|数据左对齐】
; }0 N$ O l# P$ U
// |ADC_CFGR_AUTDLY // 延时转换模式开启 (当启用双模式时,从ADC该bit无效)
0 L0 x9 t6 O+ T1 X3 f9 s! M
// |ADC_CFGR_CONT // 单独/连续转换模式规则转换【0|单独转换模式】【1|连续转换模式（只有规则通道有该模式）】 (当启用双模式时,从ADC该bit无效)
- h6 ` }7 ?# Z
|ADC_CFGR_OVRMOD // 【0|溢出后保留老数据】【1|溢出后覆盖老数据】( m+ G; I! k6 B2 z- \8 D$ v" |
|(0 << ADC_CFGR_EXTEN_Pos) // 规则通道触发方式选择
5 k" I7 ~4 T0 l" E \
//【0|禁止】
9 t# b& k, m& X2 @
//【1|上升沿触发】
7 ]+ R4 m; X: t: O8 S0 o Y
//【2|下降沿触发】2 E' O, t* W8 ^. i& o: Y9 ?. I& D
//【3|上升和下降沿触发】
' L5 k4 E0 W! C' P2 ?
|(0 << ADC_CFGR_EXTSEL_Pos) // 规则通道外部触发源选择3 {; l+ k& t% L h( |' J4 k# L- b* e
|(0 << ADC_CFGR_RES_Pos) // 数据分辨率【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】+ r: t4 d) W- Z7 p9 _
// |ADC_CFGR_DMACFG // DMA 配置+ }9 Y5 y& n; l" O( w
// |ADC_CFGR_DMAEN // DMA 请求使能
1 Y8 J$ e8 O) a/ e+ `! U; }
;" r' f5 m( s2 t! \* A6 v
- G" @; I2 ]$ \
ADC2->CFGR = 0x00000000! b, P- E( _9 V" Y& M9 u% @! f
// |ADC_CFGR_JQDIS // 禁止注入（默认为1）【0|允许注入】【1|禁止注入】# |+ B% M4 S5 y2 r9 U( J1 U P1 }
|(0 << ADC_CFGR_AWD1CH_Pos) // AWTD1 通道选择
: _; z: S' \! n
// |ADC_CFGR_JAUTO // 自动注入组转换（当启用双模式时，从ADC的位JAUTO不再可写，其内容等于主ADC的位JAUTO。）
/ U# D# d* L# H( x2 Q: a
// |ADC_CFGR_JAWD1EN // JAWTD1 使能注入通道
. m, m) W- B6 V5 d) S; j) L- W
// |ADC_CFGR_AWD1EN // AWTD1 使能规则通道
3 ]% M9 [& P/ l' M% E' O2 q
// |ADC_CFGR_AWD1SGL // 【0|AWTD1使能所有通道】【1|AWTD1使能 AWD1CH 通道】
* y' T" s; O0 G" l7 T
// |ADC_CFGR_JQM // 注入队列模式。【0|一次序列后，保持队列参数】【1|一次序列后，队列不保存，清除，续重新配置才能再次触发，这段没有配置的时间不响应触发】1 @- j5 Y! F0 C ~3 \ b
// |ADC_CFGR_JDISCEN // 注入通道上的不连续模式。【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)! u& Q7 X/ p( s% z
|(0 << ADC_CFGR_DISCNUM_Pos) // 不连续通道数
3 p0 x0 _ A* p8 ^/ }
// |ADC_CFGR_DISCEN // 规则通道上的不连续模式【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)
1 D; s! e' G; @6 C
// |ADC_CFGR_ALIGN // 数据左对齐【0|数据右对齐】【1|数据左对齐】2 g# z/ [1 l- g+ ]
// |ADC_CFGR_AUTDLY // 延时转换模式开启 (当启用双模式时,从ADC该bit无效)
0 a, o( z# A: n4 N# `4 q& t9 p
// |ADC_CFGR_CONT // 单独/连续转换模式规则转换【0|单独转换模式】【1|连续转换模式（只有规则通道有该模式）】 (当启用双模式时,从ADC该bit无效)5 u$ O1 E; t, J" c: H
|ADC_CFGR_OVRMOD // 【0|溢出后保留老数据】【1|溢出后覆盖老数据】, T" q7 v3 M# b7 v4 L, A6 f+ y- p% H
|(0 << ADC_CFGR_EXTEN_Pos) // 规则通道触发方式选择
) N! u' v4 P2 o4 a1 K) s* {0 i
//【0|禁止】 u1 l1 L. s. O f
//【1|上升沿触发】
- t" H+ K+ ~" l$ s% [' s
//【2|下降沿触发】
" n# Q6 A$ W& X" V0 B7 m
//【3|上升和下降沿触发】+ ~- l! Q. [3 k$ Y- e, y: ]
|(0 << ADC_CFGR_EXTSEL_Pos) // 规则通道外部触发源选择+ H9 C( H; i) S4 V j0 t' |* C
|(0 << ADC_CFGR_RES_Pos) // 数据分辨率【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】
6 L' j2 w* Z) Z* o+ b7 T
// |ADC_CFGR_DMACFG // DMA 配置
9 O5 D. A0 N+ o/ l8 I* H
// |ADC_CFGR_DMAEN // DMA 请求使能. a7 d4 z4 ~; Q7 @& L* G
;
" m, L# o6 L, ~- l$ [
/ ]4 k, s8 u" E7 A2 H" r( [
2 f% D# V6 C5 E9 i5 C/ [
// 配置 ADC 看门狗，如果不需要就不用配置
5 G& D4 _) q% Y$ N: D
ADC1->TR1 = (3548 << ADC_TR1_HT1_Pos) //2048+1500 = 3548& s, v2 u' t+ h1 ?
|(548 << ADC_TR1_LT1_Pos) //2048-1500 = 548' `" e* Z/ B& }% n: S
|(1 << ADC_TR1_AWDFILT_Pos) //达到阈值次数$ e: F9 F1 g4 c0 b
;
: h( d( |' ?" K h
ADC2->TR1 = (3548 << ADC_TR1_HT1_Pos) //2048+1500 = 3548, Y& _* h5 X0 v
|(548 << ADC_TR1_LT1_Pos) //2048-1500 = 548 P" ^, L+ p3 l
|(1 << ADC_TR1_AWDFILT_Pos) //达到阈值次数
- D; e1 Q; [, u+ |
;2 W4 o: Z$ T3 I
0 q" a! O/ I& v2 i
Z# }- D8 p' _
// 步骤7 配置ADC_SMPR寄存器
* A9 f1 j: z; L: O. Y' }5 r4 i
ADC1->SMPR1 = (ADC1->SMPR1 & 0x40000007): z; ]# y9 t* `& P: [* f
// |(5 << ADC_SMPR1_SMP9_Pos) //bit[29-27]: 通道x采样时间选择4 ]: G/ T: p6 j& A8 j
// |(0 << ADC_SMPR1_SMP8_Pos) //bit[26-24]: 【000|2.5 ADC clock cycles】 0: c4 |! H% V" M' n0 J9 C! V
// |(5 << ADC_SMPR1_SMP7_Pos) //bit[23-21]: 【001|6.5 ADC clock cycles】 1( i2 o% @9 Z( e |- M- Z) I: k5 i
// |(0 << ADC_SMPR1_SMP6_Pos) //bit[20-18]: 【010|12.5 ADC clock cycles】 2
( J% r% q# o3 P* P
// |(5 << ADC_SMPR1_SMP5_Pos) //bit[17-15]: 【011|24.5 ADC clock cycles】 3
# F9 S7 i7 l8 L. c8 P' w& |9 L
|(3 << ADC_SMPR1_SMP4_Pos) //bit[14-12]: 【100|47.5 ADC clock cycles】 4
" }& f7 N, r3 }! y- h X
|(3 << ADC_SMPR1_SMP3_Pos) //bit[11-09]: 【101|92.5 ADC clock cycles】 5
' \ t& T8 O" h: o/ \9 x/ y6 B' A
// |(0 << ADC_SMPR1_SMP2_Pos) //bit[08-06]: 【110|247.5 ADC clock cycles】6
8 m5 q# i4 F) @/ z
// |(0 << ADC_SMPR1_SMP1_Pos) //bit[05-03]: 【111|640.5 ADC clock cycles】7( V9 J% [: v- H- ?: d
;
% A; X8 i! H( ~! `0 s
ADC1->SMPR2 = (ADC1->SMPR2 & 0xf8000000)
# O# _' I& |8 k
// |(0 << ADC_SMPR2_SMP18_Pos) //bit[26-24]: 通道x采样时间选择! f4 h7 p h& j$ j% M+ S
// |(5 << ADC_SMPR2_SMP17_Pos) //bit[23-21]: 【000|2.5 ADC clock cycles】 0
6 }! w/ C. n+ Q- k& J+ k9 v
// |(0 << ADC_SMPR2_SMP16_Pos) //bit[20-18]: 【001|6.5 ADC clock cycles】 1
3 B2 m2 I" b' M) H. Z5 y
// |(0 << ADC_SMPR2_SMP15_Pos) //bit[17-15]: 【010|12.5 ADC clock cycles】 2
4 {! t' Z: Y% D% f
// |(0 << ADC_SMPR2_SMP14_Pos) //bit[14-12]: 【011|24.5 ADC clock cycles】 34 b2 k! d, K. a- {* i
// |(5 << ADC_SMPR2_SMP13_Pos) //bit[11-09]: 【100|47.5 ADC clock cycles】 4
, a' S6 R: t! a" X
// |(0 << ADC_SMPR2_SMP12_Pos) //bit[08-06]: 【101|92.5 ADC clock cycles】 5
, f% ^9 L* v0 M) g& w, S
// |(5 << ADC_SMPR2_SMP11_Pos) //bit[05-03]: 【110|247.5 ADC clock cycles】6% t& {/ @3 r0 V
// |(0 << ADC_SMPR2_SMP10_Pos) //bit[02-00]: 【111|640.5 ADC clock cycles】7
; Q4 G$ l5 t' m) g' `/ y
;% O( R4 u# V2 w/ M) ~3 q& z7 q2 I5 m
ADC2->SMPR1 = (ADC2->SMPR1 & 0x40000007)
n- l$ j3 m, L* C% k
// |(5 << ADC_SMPR1_SMP9_Pos) //bit[29-27]: 通道x采样时间选择% {3 I% P' v5 l$ S/ x
// |(0 << ADC_SMPR1_SMP8_Pos) //bit[26-24]: 【000|2.5 ADC clock cycles】 0' Z$ z1 u/ V" t$ K6 h
// |(5 << ADC_SMPR1_SMP7_Pos) //bit[23-21]: 【001|6.5 ADC clock cycles】 1
: }( @4 S( \8 M! q2 Y( n8 O1 M
// |(0 << ADC_SMPR1_SMP6_Pos) //bit[20-18]: 【010|12.5 ADC clock cycles】 2! [0 N& l+ Y& c. b1 n
// |(5 << ADC_SMPR1_SMP5_Pos) //bit[17-15]: 【011|24.5 ADC clock cycles】 3
3 V& k, w. X+ ]/ f% @6 t4 d) c" M
// |(0 << ADC_SMPR1_SMP4_Pos) //bit[14-12]: 【100|47.5 ADC clock cycles】 48 l3 p: o# E9 e5 j( x3 i
// |(0 << ADC_SMPR1_SMP3_Pos) //bit[11-09]: 【101|92.5 ADC clock cycles】 5
; \8 w0 a: P9 m8 y, C
|(3 << ADC_SMPR1_SMP2_Pos) //bit[08-06]: 【110|247.5 ADC clock cycles】6
" ^3 G0 o; T9 y; p0 D& ?
// |(0 << ADC_SMPR1_SMP1_Pos) //bit[05-03]: 【111|640.5 ADC clock cycles】7
0 L' P, G) ~3 T/ l
;% F. ^" L' k' ]9 X' t3 p1 d$ d, P
ADC2->SMPR2 = (ADC2->SMPR2 & 0xf8000000)+ u: y' X6 _2 m) L* K
// |(0 << ADC_SMPR2_SMP18_Pos) //bit[26-24]: 通道x采样时间选择' S- e: ~+ j3 [0 R+ @9 b& }+ N
// |(5 << ADC_SMPR2_SMP17_Pos) //bit[23-21]: 【000|2.5 ADC clock cycles】 0+ F$ M/ i' [0 Q4 u& L( `
// |(0 << ADC_SMPR2_SMP16_Pos) //bit[20-18]: 【001|6.5 ADC clock cycles】 1
4 _8 q- ~# ?: u0 \3 f
|(3 << ADC_SMPR2_SMP15_Pos) //bit[17-15]: 【010|12.5 ADC clock cycles】 21 p7 C) e- q6 K. f) a( t8 o9 Y
// |(0 << ADC_SMPR2_SMP14_Pos) //bit[14-12]: 【011|24.5 ADC clock cycles】 3
% d2 ^6 N# Z: K4 b" Y
// |(5 << ADC_SMPR2_SMP13_Pos) //bit[11-09]: 【100|47.5 ADC clock cycles】 4
& _6 |- h; p& F2 c1 O
// |(0 << ADC_SMPR2_SMP12_Pos) //bit[08-06]: 【101|92.5 ADC clock cycles】 59 A5 S( s/ j" `7 G! g% \$ q- }
// |(5 << ADC_SMPR2_SMP11_Pos) //bit[05-03]: 【110|247.5 ADC clock cycles】6
# }$ o, l+ ? t7 m3 M2 \/ ^
// |(0 << ADC_SMPR2_SMP10_Pos) //bit[02-00]: 【111|640.5 ADC clock cycles】7' y# H7 n* ?- d- I, D! o3 E
;
; [1 F4 b3 n& c' h' E. m9 ^: J+ @
: t0 @- F) m: C# i6 G! D
- r7 d& {! u/ q( s6 T2 a' X ], f* x" s/ Z
// 步骤8 配置ADC_IER寄存器，配置中断
* j& g& x* e& w2 _. d
ADC1->IER = 0x000000004 k, H5 S, O+ W) a6 M: z
// |ADC_IER_JQOVFIE2 B( J. @: k# W
// |ADC_IER_AWD3IE
3 U7 I( n* l: o# j
// |ADC_IER_AWD2IE2 b% ^; y" [6 E8 t! [2 F$ d. f `$ c
// |ADC_IER_AWD1IE7 `+ M. ]- E3 Z
// |ADC_IER_JEOSIE
6 H5 J4 n8 n7 F8 H* s, J3 q
|ADC_IER_JEOCIE
$ ] o8 o/ y" }# g
// |ADC_IER_OVRIE
7 M4 R2 }% e0 m* d! H) z
// |ADC_IER_EOSIE7 C4 \; C; q- C" c. n5 y& ]
// |ADC_IER_EOCIE( ~# @/ H$ L5 q$ b9 i
// |ADC_IER_EOSMPIE
8 F! ]& \8 k8 M: L+ {! W
// |ADC_IER_ADRDYIE. G3 R9 S9 G7 I' Z5 t6 C9 m- m
;
- c B! r0 f; p( Z- s# D4 n
+ n. f) ? j6 g* w3 l
4 p2 G' a( _$ m6 M& j5 t; P$ j8 ]
// 步骤9 使能ADC
) K* z2 ^7 x% [2 l6 X+ e, V2 N
ADC1->CR |= ADC_CR_ADEN;) S; c$ r, M$ s' S
ADC2->CR |= ADC_CR_ADEN;# h* P1 _% {6 J* r$ S
//等待ADC 就绪
& ?1 X2 p: A& J5 k& g, l
while(!(ADC1->ISR & ADC_ISR_ADRDY));
7 ^* y9 |) l4 z, }, M% y
while(!(ADC2->ISR & ADC_ISR_ADRDY));8 ~) n* P- u( |8 d
e; R9 }/ F$ R( M5 T( p
6 T: q# W. ~0 c% {( B+ W* O0 Z
// 步骤10 允许注入触发. P9 a) ^* m* e, `; g
ADC1->CR |= ADC_CR_JADSTART;
+ C6 T2 u1 J' f( @
ADC2->CR |= ADC_CR_JADSTART;
! F2 ?, z% e5 z$ [9 c
3 h# _' t: L7 ]8 A+ ~. K
) A" s% E7 h; ]
// 配置注入队列
& S1 z3 e; J0 L! E( f. O& z. y
ADC1->JSQR = 0x00000000
& d8 I2 I2 h3 V8 d" R
|(0 << ADC_JSQR_JSQ4_Pos) // 0~18
" M3 F6 S) O; L( D4 g0 j" n$ T
|(0 << ADC_JSQR_JSQ3_Pos) // 0~18
* k! |# E& {5 r: u
|(4 << ADC_JSQR_JSQ2_Pos) // 0~18
% i! S( h" I4 j$ Q" `
|(3 << ADC_JSQR_JSQ1_Pos) // 0~18
' I& h+ G+ i U1 c
|(1 << ADC_JSQR_JEXTEN_Pos) // 外部触发极性选择。
1 \# H6 G) T% M# Z1 E
//【0|如果 JQDIS=0 ，禁止硬件和软件触发。如果 JQDIS=1 ，禁止硬件触发】7 c% _5 q5 S) y. I) `/ V6 \( u
//【1|上升沿触发】5 c1 I+ E2 S$ L0 Y
//【2|下降沿触发】) F' X6 S2 s( q' M' G( Y' T, e, x
//【3|上升和下降沿触发】
2 g( J$ C1 J; j# E m6 I# C2 M
|(0x08 << ADC_JSQR_JEXTSEL_Pos) // 外部触发源选择7 O/ { W8 U# x* v3 n/ } ~
|(1 << ADC_JSQR_JL_Pos) // 注入通道长度 n-1+ A, a. `3 ^3 ^; q# ^
;! x2 V8 ]4 E9 A+ j# M$ X$ a
5 ^! t# L# X$ C3 j. g) `# `7 R
ADC2->JSQR = 0x000000009 J n! }' @4 D8 V
|(0 << ADC_JSQR_JSQ4_Pos) // 0~18; O( B5 `; f$ g5 @
|(0 << ADC_JSQR_JSQ3_Pos) // 0~18
; n& Q$ P# r3 J7 Y
|(15 << ADC_JSQR_JSQ2_Pos) // 0~18
0 |8 T( d& x! p) G2 @. K
|(2 << ADC_JSQR_JSQ1_Pos) // 0~18
, |. v6 v# Z4 T1 S, z
|(1 << ADC_JSQR_JEXTEN_Pos) // 外部触发极性选择。0 `( v) B* _% I* Q7 k: U. k3 w
//【0|如果 JQDIS=0 ，禁止硬件和软件触发。如果 JQDIS=1 ，禁止硬件触发】
, @1 }0 L1 [# ]
//【1|上升沿触发】
% R* B' V' C! A1 k0 O
//【2|下降沿触发】
) Y2 a" Q" ^* w6 H# S
//【3|上升和下降沿触发】1 H! f C. E+ |$ j
|(0x08 << ADC_JSQR_JEXTSEL_Pos) // 外部触发源选择# G- \+ q' G; F& E& m
|(1 << ADC_JSQR_JL_Pos) // 注入通道长度 n-1
- a6 t8 P8 y! }# I, z+ S6 z2 ]
;; L) l: R# F- b! y5 a3 z1 X/ H
}

复制代码

下面是触发注入模式，在ADC运行过程中，修改采样队列的时序图。

5.1.2 自动注入模式
5.1.3
DMA请求* U. d- p7 p3 s) ~8 D `
双ADC模式
当ADC_CCR_DUAL不等于0的时候，ADC进入双ADC模式，双ADC模式下，从ADC的配置位和主模式的配置位共享（CFGR寄存器），只需在主ADC中配置触发源、触发方式、触发极性、注入触发源、注入触发极性就可以，从ADC不用配置。

附录
寄存器表

ADC1->CR = (ADC1->CR & 0x2fffffc0)//default：0x2000 00008 ~" f- M; ^$ @. o% i
// |ADC_CR_ADCAL //bit31: ADC校准
1 T, n, |" ^: L( d2 h1 x1 M
// |ADC_CR_ADCALDIF //bit30: 校准模式【0|单端输入模式】【1|差分输入模式】
' G) t$ u$ s, Z) @# h
// |ADC_CR_DEEPPWD //bit29: 深度掉电使能【1|深度掉电模式】
& c+ p/ q$ l$ N- R
// |ADC_CR_ADVREGEN //bit28: ADC稳压器使能【1|使能稳压器】
$ ~* u6 M; w- u" @! k+ }0 T- o
// |ADC_CR_JADSTP //bit05: 停止注入转换指令
) p i% b- a7 f, N! j) r
// |ADC_CR_ADSTP //bit04: 停止规则转换指令$ ]( c5 D: \2 x; J5 R8 B- p
// |ADC_CR_JADSTART //bit03: 开始注入转换指令4 e5 e8 E" M5 v- H( ]
// |ADC_CR_ADSTART //bit02: 开始规则转换指令
5 M/ b1 t3 M! ?0 i6 `1 l& o7 D0 \5 N
// |ADC_CR_ADDIS //bit01: ADC停止指令% T' Q0 V0 X. j( `, t4 R# _
// |ADC_CR_ADEN //bit00: ADC使能
+ \7 w* u- c B: O- R
;
v! G7 Y/ l- ~! \! Y
ADC1->DIFSEL = (ADC1->DIFSEL & 0xfff80000)//模式选择寄存器- r; O* h0 T/ Q0 N. `' H
// |ADC_DIFSEL_DIFSEL_18 //bit18：【0|单端输入模式】【1|差分输入模式】
: Q8 D! \5 N3 ~# F+ Z0 u& |
// |ADC_DIFSEL_DIFSEL_17
// |ADC_DIFSEL_DIFSEL_16
# T% z9 ~/ P. o* `
// |ADC_DIFSEL_DIFSEL_15
& e. |+ D* I1 [9 p$ y9 O5 i
// |ADC_DIFSEL_DIFSEL_14, J3 ?& ~$ D( n @) H9 Q2 j# D7 [
// |ADC_DIFSEL_DIFSEL_137 N7 n3 t: ]8 m4 o8 k
// |ADC_DIFSEL_DIFSEL_12 f. w1 N$ b7 n; J5 B
// |ADC_DIFSEL_DIFSEL_11- V4 P: T% O$ R9 I
// |ADC_DIFSEL_DIFSEL_10
1 m* O1 z1 ^; `3 a- C
// |ADC_DIFSEL_DIFSEL_95 }6 H' o6 y( B; {# R
// |ADC_DIFSEL_DIFSEL_8
3 O$ T+ u" {9 o3 \; _( P, C
// |ADC_DIFSEL_DIFSEL_7
( ?; I3 J- @: s6 f% l
// |ADC_DIFSEL_DIFSEL_6
4 [7 n3 ~6 \2 A5 h/ t+ Q
// |ADC_DIFSEL_DIFSEL_5' R8 w# g2 b5 K( c* S1 y
// |ADC_DIFSEL_DIFSEL_45 x; ?7 F' j7 u: g. m0 Y( z
// |ADC_DIFSEL_DIFSEL_31 Z+ e- W2 Y5 S: C
// |ADC_DIFSEL_DIFSEL_22 K0 h$ C7 k2 u/ x2 }, h- f q( z( | x
// |ADC_DIFSEL_DIFSEL_1
. {# G0 \+ O/ p) ?+ {4 }& U
// |ADC_DIFSEL_DIFSEL_0
+ D2 o( B* _& z) H! A1 i
;
: |$ k- @4 S* D' ]3 B# U) j
$ @! L; ]. i' |- S- b" c% _
, d+ ^: q2 ]2 k: `9 V" h
ADC1->SQR1 = (ADC1->SQR1 & 0xe0820830)
$ C) R( |/ |* ^+ a0 u) c
// |(0 << ADC_SQR1_SQ4_Pos) //bit[28-24]: 4th 规则队列(5-bit 0~18)
& v+ w; r6 R& s! N; j7 L
// |(0 << ADC_SQR1_SQ3_Pos) //bit[22-18]: 3rd 规则队列(5-bit 0~18)
. Q" X' c j5 V. ]! v3 b1 G- @
// |(0 << ADC_SQR1_SQ2_Pos) //bit[16-12]: 2nd 规则队列(5-bit 0~18)0 N9 d! f* d8 B, {1 x
// |(0 << ADC_SQR1_SQ1_Pos) //bit[10-06]: 1st 规则队列(5-bit 0~18)' L9 p8 y9 E! u! A& ~2 r: V
// |(0 << ADC_SQR1_L_Pos) //bit[03-00]: 规则通道队列长度* q" E, E! U( b2 y l+ w
;/ S7 m# @& s! B2 {
ADC1->SQR2 = (ADC1->SQR2 & 0xe0820820)6 ^# v }2 O( y( @" N& }
// |(0 << ADC_SQR2_SQ9_Pos) //bit[28-24]: 9th 规则队列(5-bit 0~18)& [8 `7 h, h7 }3 r
// |(0 << ADC_SQR2_SQ8_Pos) //bit[22-18]: 8th 规则队列(5-bit 0~18)
8 u$ ?' M3 ]6 F, \# Z: O
// |(0 << ADC_SQR2_SQ7_Pos) //bit[16-12]: 7th 规则队列(5-bit 0~18)" N. F; {- o; ]* h! K) J3 d
// |(0 << ADC_SQR2_SQ6_Pos) //bit[10-06]: 6th 规则队列(5-bit 0~18)
& S: N3 D4 t0 b" A, p9 M# A9 y: L7 ~
// |(0 << ADC_SQR2_SQ5_Pos) //bit[04-00]: 5th 规则队列(5-bit 0~18)
8 l% w( B' Y$ `" [
;# U" D$ i. L% I0 W
ADC1->SQR3 = (ADC1->SQR3 & 0xe0820820)
4 `' m, P% S/ }5 B; f
// |(0 << ADC_SQR3_SQ14_Pos) //bit[28-24]: 14th 规则队列(5-bit 0~18)
/ E1 q2 B! H! h0 g
// |(0 << ADC_SQR3_SQ13_Pos) //bit[22-18]: 13th 规则队列(5-bit 0~18)
: d: L+ c& P7 C+ }4 Y! k% E
// |(0 << ADC_SQR3_SQ12_Pos) //bit[16-12]: 12th 规则队列(5-bit 0~18)0 b! [7 U" a- V5 g1 W I
// |(0 << ADC_SQR3_SQ11_Pos) //bit[10-06]: 11th 规则队列(5-bit 0~18)
) r: Q2 Y. B5 g& u3 v% e/ Q
// |(0 << ADC_SQR3_SQ10_Pos) //bit[04-00]: 10th 规则队列(5-bit 0~18)
0 o0 ~, I; G5 C
;2 v$ k8 r. f# p2 u( W
ADC1->SQR4 = (ADC1->SQR4 & 0xfffff820)
- q ^* i- d% N) A5 }! _4 S
// |(0 << ADC_SQR4_SQ16_Pos) //bit[10-06]: 16th 规则队列(5-bit 0~18)( ~. A9 W- T3 n5 I4 T
// |(0 << ADC_SQR4_SQ15_Pos) //bit[04-00]: 15th 规则队列(5-bit 0~18) c) x& M/ \6 p$ n) Q6 k: l
;: y. T1 D) Q% F# P3 G
1 W0 b# o6 f( A' V
// ADC1->ISR 只读, {( A* p! I' r+ h% g1 _& `
// |ADC_ISR_JQOVF //bit10: 注入队列溢出* V5 A& z; e# P+ n, Z" j
// |ADC_ISR_AWD3 //bit09: 模拟看门狗3 标志位) T5 l" q4 ?, f8 s- u
// |ADC_ISR_AWD2 //bit08: 模拟看门狗2 标志位
) g5 Y3 ]2 x% F
// |ADC_ISR_AWD1 //bit07: 模拟看门狗1 标志位7 N N2 K0 |0 n
// |ADC_ISR_JEOS //bit06: 注入通道队列转换结束标志（写1清零）
, I% C1 a- M- ?+ C
// |ADC_ISR_JEOC //bit05: 注入通道转换结束标志（读取清零）
T6 e5 J4 [2 T! R
// |ADC_ISR_OVR //bit04: ADC溢出（数据被覆盖）
J- p$ @0 ^4 r% U) o" n" A8 v
// |ADC_ISR_EOS //bit03: 规则转换队列结束
2 _. t1 c ]4 O0 q4 s
// |ADC_ISR_EOC //bit02: 规则转换结束
( p d! `5 l- J6 P; o
// |ADC_ISR_EOSMP //bit01: 采样结束标志
) d* h5 r% i; Y8 E! P
// |ADC_ISR_ADRDY //bit00: ADC准备就绪
$ e" \8 C! A; _6 R9 n+ A& h, l
6 ^* J7 ]& ^. e- Z( I
ADC1->IER = (ADC1->IER & 0xfffff800): ]" d( ?# j. b+ G1 ]; u o7 e
// |ADC_IER_JQOVFIE //bit10: 注入队列溢出中断使能2 C% f# @5 y' s6 X2 J. \
// |ADC_IER_AWD3IE //bit09: 模拟看门狗3 中断使能( U% t7 ?) s% i+ x
// |ADC_IER_AWD2IE //bit08: 模拟看门狗2 中断使能
: O2 }3 K# X) T# v; Q
// |ADC_IER_AWD1IE //bit07: 模拟看门狗1 中断使能
# c. P8 I4 K% g( B; b8 z* \0 W0 u
// |ADC_IER_JEOSIE //bit06: 注入通道队列转换结束中断使能3 F' z8 Y0 n: H4 F. P; Y6 P
// |ADC_IER_JEOCIE //bit05: 注入通道转换结束中断使能+ p0 ?+ I1 |1 X0 u6 k5 E* {* E
// |ADC_IER_OVRIE //bit04: ADC溢出中断使能- L8 e: a& [. j7 s0 R
// |ADC_IER_EOSIE //bit03: 规则转换队列结束中断使能. d, y) x/ T g) a) G# S
// |ADC_IER_EOCIE //bit02: 规则转换结束中断使能
) G. \+ T9 x4 c7 R4 \
// |ADC_IER_EOSMPIE //bit01: 采样结束中断使能8 ]$ P3 F# F1 n/ {7 Y1 M
// |ADC_IER_ADRDYIE //bit00: ADC就绪中断使能; a5 D# D# L# p7 S( @ y
;
' s$ M6 K% B( f! X
* B. }' N7 a, p" H0 }
. M3 V: S4 u# k+ j! v' i; ?/ |
ADC1->CFGR = (ADC1->CFGR & 0x80000000)
K" t. | k4 z9 I! g
// |ADC_CFGR_JQDIS //bit31: 注入队列禁止使能【1|禁止注入队列】
# z& c5 A1 B4 a1 z+ v
// |(0 << ADC_CFGR_AWD1CH_Pos) //bit[30-26]: 模拟量看门狗1 通道选择; x7 L# w. t8 b
// |ADC_CFGR_JAUTO //bit25: 自动注入通道【1|自动注入组转换使能】
5 a# ~ L3 K) M
// |ADC_CFGR_JAWD1EN //bit24: 注入通道模拟量看门狗1 使能" b8 U, u" v. R* i
// |ADC_CFGR_AWD1EN //bit23: 规则通道模拟量看门狗1 使能' r; T1 Q5 x9 G3 P1 u
// |ADC_CFGR_AWD1SGL //bit22: 【1|模拟量看门狗1 使能在单独通道上】
5 D! p4 N* p2 l @$ S1 q
// |ADC_CFGR_JQM //bit21: JSQR队列模式
2 R g" K, \! m6 p5 _
// |ADC_CFGR_JDISCEN //bit20: 注入通道上的不连续模式
) I6 ^% y- q# h% ]% B" L' M9 J
// |(0 << ADC_CFGR_DISCNUM_Pos)//bit[19-17]: 不连续模式通道计数" E$ r9 g8 x/ p+ j# f' f L0 ^
// |ADC_CFGR_DISCEN //bit16: 规则通道上的不连续模式
* x3 ` A5 A" ]9 J
// |ADC_CFGR_ALIGN //bit15: 数据左对齐【1|数据左对齐】
/ L$ t1 y5 ^& D) t
// |ADC_CFGR_AUTDLY //bit14: 延时转换模式开启
9 M; L# ~! u I1 o4 N
// |ADC_CFGR_CONT //bit13: 单独/连续转换模式规则转换【0|单独转换模式】【1|连续转换模式】" T5 ]' K0 D, Q& F0 s3 ]: ?
// |ADC_CFGR_OVRMOD //bit12: 【0|溢出后保留老数据】【1|溢出后覆盖老数据】
( p6 [6 x7 W' ?. V! ^( M( x: a
// |ADC_CFGR_EXTEN_1 //bit[11-10]: 外部触发极性选择
! r! C: T% A* ^5 n+ a& F4 t
// |ADC_CFGR_EXTEN_0 // 【00|禁止外部触发】【01|上升沿】【10|下降沿】【11|上下都有效】. f0 t3 u" F* w
// |(0 << ADC_CFGR_EXTSEL_Pos) //bit[09-05]: 外部触发源选择 W- G K& e, \* V
// |ADC_CFGR_RES_1 //bit[04-03]: 数据分辨率
& O/ Q7 }3 H( y
// |ADC_CFGR_RES_0 // 【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】0 j4 E. a1 C/ D. o% {
// |ADC_CFGR_DMACFG //bit01: 【0|单次模式】【1|循环模式】0 a1 {1 [( e( M( i
// |ADC_CFGR_DMAEN //bit00: 【0|禁止DMA请求】【1|使能DMA请求】5 g3 O1 Q8 w! z& H) i6 Y/ c: z
;2 `8 \9 |" ]6 E4 N2 k9 J
ADC1->CFGR2 = (ADC1->CFGR2 & 0xf1fef800)! D+ J2 `1 D: O/ M
// |ADC_CFGR2_SMPTRIG //bit27: 采样时间控制触发模式,通过SWTRIG位控制采样时间和转换时间! V$ ]; y/ ~* N& g: _6 _
// |ADC_CFGR2_BULB //bit26: 【1|两次采样间隔的空闲进行下次采样】9 p& w4 f* ~3 U3 X! m9 x
// |ADC_CFGR2_SWTRIG //bit25: 采样时间控制触发模式的软件触发位
! t7 r5 Y8 T; w6 `5 F! I, [
// |ADC_CFGR2_GCOMP //bit16: 增益补偿模式【1|所有通道增益补偿】
7 g3 V7 O% C! E: m6 M
// |ADC_CFGR2_ROVSM //bit10: 规则过采样模式【0|继续采样】【1|整个序列重新从头采样】
# h9 g& E/ R) W; N2 j9 c
// |ADC_CFGR2_TROVS //bit09: 触发常规过采样) e/ D5 G( L' G& x$ n" i$ L* M
// |(0 << ADC_CFGR2_OVSS_Pos) //bit[08-05]: 过采样移位
5 u& K* h( T9 j
// |(0 << ADC_CFGR2_OVSR_Pos) //bit[04-02]: 过采样比率
+ x( w) q; i D4 h2 X3 f* h3 e& p
// |ADC_CFGR2_JOVSE //bit01: 注入过采样使能
, b4 U/ ?3 y8 V# e% G5 C- M
// |ADC_CFGR2_ROVSE //bit00: 规则过采样使能
+ P' F; t; a5 X3 e0 S$ C$ P) w5 X; o2 x
;
9 c! K- H5 ?& ?9 s/ N5 u: ~
i& W7 V9 c; E+ S: e
ADC1->SMPR1 = (ADC1->SMPR1 & 0x40000000)
3 R* W2 p. X' S2 R+ \1 `# K( g
// |ADC_SMPR1_SMPPLUS //bit31: 【1|2.5-ADCCLK】【0|3.5-ADCCLK】为了使整个周期成为偶数，方便交错模式8 |1 O2 s$ g# U3 j% z
// |(0 << ADC_SMPR1_SMP9_Pos) //bit[29-27]: 通道x采样时间选择
) g+ o' c" e1 x6 x* a, h: z, D
// |(0 << ADC_SMPR1_SMP8_Pos) //bit[26-24]: 【000|2.5 ADC clock cycles】 0
* E D9 k& M1 Y% {: k v: S
// |(0 << ADC_SMPR1_SMP7_Pos) //bit[23-21]: 【001|6.5 ADC clock cycles】 1: U5 W1 O6 S* k! ?& G
// |(0 << ADC_SMPR1_SMP6_Pos) //bit[20-18]: 【010|12.5 ADC clock cycles】 2
6 b' Q5 {9 X+ o- d
// |(0 << ADC_SMPR1_SMP5_Pos) //bit[17-15]: 【011|24.5 ADC clock cycles】 3! |, {/ S+ G" M) d8 J3 J
// |(0 << ADC_SMPR1_SMP4_Pos) //bit[14-12]: 【100|47.5 ADC clock cycles】 40 L4 r0 D, A% Y
// |(0 << ADC_SMPR1_SMP3_Pos) //bit[11-09]: 【101|92.5 ADC clock cycles】 5
8 r3 Q H1 F. O9 {6 ]
// |(0 << ADC_SMPR1_SMP2_Pos) //bit[08-06]: 【110|247.5 ADC clock cycles】6
7 N: T5 g' [5 ?
// |(0 << ADC_SMPR1_SMP1_Pos) //bit[05-03]: 【111|640.5 ADC clock cycles】70 P* @! E9 B0 X6 K- i
// |(0 << ADC_SMPR1_SMP0_Pos) //bit[02-00]:
0 T [1 X* C% X2 k: U
;
; L8 @9 r+ n8 I- T
ADC1->SMPR2 = (ADC1->SMPR2 & 0xf8000000)
; T) j8 L$ T. o+ O& ^2 s
// |(0 << ADC_SMPR2_SMP18_Pos) //bit[26-24]: 通道x采样时间选择. P3 s0 c' p" K
// |(0 << ADC_SMPR2_SMP17_Pos) //bit[23-21]: 【000|2.5 ADC clock cycles】 0
$ f5 M# b0 X u8 x$ u
// |(0 << ADC_SMPR2_SMP16_Pos) //bit[20-18]: 【001|6.5 ADC clock cycles】 1* H v% F$ T& `- F2 C) ^5 u$ _
// |(0 << ADC_SMPR2_SMP15_Pos) //bit[17-15]: 【010|12.5 ADC clock cycles】 2
+ K Y/ K6 K6 x) D
// |(0 << ADC_SMPR2_SMP14_Pos) //bit[14-12]: 【011|24.5 ADC clock cycles】 3
q+ y5 U# N+ p$ s8 b n& W8 v
// |(0 << ADC_SMPR2_SMP13_Pos) //bit[11-09]: 【100|47.5 ADC clock cycles】 4
! j" i3 i7 B; ?% U5 a8 d- }
// |(0 << ADC_SMPR2_SMP12_Pos) //bit[08-06]: 【101|92.5 ADC clock cycles】 5
) ~% M& w0 E1 U7 Y6 C3 x# V
// |(0 << ADC_SMPR2_SMP11_Pos) //bit[05-03]: 【110|247.5 ADC clock cycles】6
+ h, ^: G) a5 @1 V0 x5 N; n" i' V% I1 r
// |(0 << ADC_SMPR2_SMP10_Pos) //bit[02-00]: 【111|640.5 ADC clock cycles】7
1 C1 f! Z% _/ B4 _
;/ F9 e3 w( ~- ? r/ }* p9 M
6 M" _6 v5 c- t5 [, D9 l5 Y* Y
ADC1->TR1 = (ADC1->TR1 & 0xf0008000)
7 t3 e- N* H1 E5 x" {9 H
// |(0x0000 << ADC_TR1_HT1_Pos)//bit[27-16]: 模拟看门狗1 高阈值(12-bit)0 O P6 v$ K l; S F
// |(0 << ADC_TR1_AWDFILT_Pos) //bit[14-12]: 模拟看门狗滤波参数连续出现x+1（x!=0）次越限才被视为有效【0|无滤波】
& [ z( J' S6 B" ^* D5 ^) _
// |(0x0000 << ADC_TR1_LT1_Pos)//bit[11-00]: 模拟看门狗1 低阈值(12-bit)6 O3 O/ \& J- R( ]8 n, s; G$ |8 K6 B9 Q
;& ]2 M* B) K# p- j" w
ADC1->TR2 = (ADC1->TR2 & 0xff00ff00)
{3 c$ x! x3 E& o$ E
// |(0x0000 << ADC_TR1_HT2_Pos)//bit[23-16]: 模拟看门狗2 高阈值(8-bit). J4 f1 K1 b: ^
// |(0x0000 << ADC_TR1_LT2_Pos)//bit[07-00]: 模拟看门狗2 低阈值(8-bit)
( ?3 A4 c% @0 p6 Q5 o6 o2 l2 C' p
;/ o& {- w5 N& m% |" q
ADC1->TR3 = (ADC1->TR3 & 0xff00ff00)
0 w5 e. [$ ~9 M* m
// |(0x0000 << ADC_TR1_HT3_Pos)//bit[23-16]: 模拟看门狗3 高阈值(8-bit)
& U3 P8 r* O0 y! z R% \
// |(0x0000 << ADC_TR1_LT3_Pos)//bit[07-00]: 模拟看门狗3 低阈值(8-bit)& Y" |5 B1 C( I+ H* B" e) }1 I$ e
;
$ V# G0 H/ T0 ]+ v& p( f
" A4 G3 u: a1 G. n" S& H7 t; [
5 s' H* g( j/ M; r$ c
// ADC1->DR 只读（共32-bit，16-bit有效） ADC规则数据寄存器
8 G3 v* h) w* ], t/ s5 m- Y( q
// ADC1->JSQR = (ADC1->JSQR & 0x04104000);; a, P! t( k* e( t) z* |! U, r) `! m( Q
// ADC1->OFR1//偏移
: P+ s; M& Y* X! x9 j% o
// ADC1->JDR1//注入采样数据
2 A& Z8 C* W6 R
// ADC1->AWD2CR
6 x9 A; N) t* `7 y4 |, w
// ADC1->AWD3CR. ^+ T+ P9 a" o; d
# }' U. p* W' u( I! R+ W
0 w" k* W7 b+ e9 [3 L2 K& z
// ADC1->CALFACT = (ADC1->CALFACT & 0xff80ff80)
/ g @, W9 o2 M, m' t
// |(0 << ADC_CALFACT_CALFACT_D_Pos)//bit[22-16]: 差分校准系数6 v, y5 y2 U- |- N8 V% A$ G
// |(0 << ADC_CALFACT_CALFACT_S_Pos)//bit[06-00]: 单端校准系数0 o/ n5 D: ^: h
// ;
% N3 E9 L5 X% w3 I4 b% ]
8 N9 q# C8 G1 j! U% _' W$ ]
// ADC1->GCOMP = (ADC1->GCOMP & 0xffffc000); r8 l" q2 b8 p( E
// |0x0000 //bit[13-00]: 增益（14-bit]8 H9 ^3 J7 D9 P; W) j( D
// ;- \$ _/ b# z" U n
8 Y K, f& y) g* C+ U
// ADC12_COMMON->CSR 只读
. S( U6 F/ ]5 M! \; g* [
// ADC_CSR_JQOVF_SLV //bit26: 从 ADC注入溢出; E* J, Y9 R9 M" S9 h
// ADC_CSR_AWD3_SLV //bit25: 从模拟看门狗3
/ ] N% R5 L2 A$ i+ d
// ADC_CSR_AWD2_SLV //bit24: 从模拟看门狗2 标志位& I/ }; T' r9 ^; p) f6 t
// ADC_CSR_AWD1_SLV //bit23: 从模拟看门狗1 标志位# o) Y; M2 W6 v7 N, U' Z
// ADC_CSR_JEOS_SLV //bit22: 从注入通道队列转换结束标志（写1清零） l$ j& `0 D# }$ l/ N( t* C% W
// ADC_CSR_JEOC_SLV //bit21: 从注入通道转换结束标志（读取清零）. K) d( w, c) v3 V- T, t
// ADC_CSR_OVR_SLV //bit20: 从 ADC溢出（数据被覆盖）3 K- H9 J' g, f5 E) \
// ADC_CSR_EOS_SLV //bit19: 从规则转换队列结束
" [, @ ?2 G0 E/ }9 ~% e
// ADC_CSR_EOC_SLV //bit18: 从规则转换结束2 F8 H& ~' }' q* ~( W
// ADC_CSR_EOSMP_SLV //bit17: 从采样结束标志
; G0 I) I9 _3 ]% _
// ADC_CSR_ADRDY_SLV //bit16: 从 ADC准备就绪
- e$ q3 A. o, h H( S
// ADC_CSR_JQOVF_MST //bit10: 主 ADC注入溢出
" W, v. P+ @; i8 Z* W
// ADC_CSR_AWD3_MST //bit09: 主模拟看门狗3( F9 K O* F2 x
// ADC_CSR_AWD2_MST //bit08: 主模拟看门狗2 标志位& q( N. R0 W4 D
// ADC_CSR_AWD1_MST //bit07: 主模拟看门狗1 标志位
' v6 A/ `% k9 g+ O# q
// ADC_CSR_JEOS_MST //bit06: 主注入通道队列转换结束标志（写1清零）) {- f+ h' z: t+ o/ S! T6 j/ G
// ADC_CSR_JEOC_MST //bit05: 主注入通道转换结束标志（读取清零）
8 x3 G0 J0 Q' T3 `; w
// ADC_CSR_OVR_MST //bit04: 主 ADC溢出（数据被覆盖）
5 u' ^, [/ i, k6 c2 |
// ADC_CSR_EOS_MST //bit03: 主规则转换队列结束
) V4 i8 t; @" ?
// ADC_CSR_EOC_MST //bit02: 主规则转换结束
* c" b7 J6 |( F9 \5 J N( k
// ADC_CSR_EOSMP_MST //bit01: 主采样结束标志, A- a- v1 Y# f0 N
// ADC_CSR_ADRDY_MST //bit00: 主 ADC准备就绪
7 B ^9 O8 F6 A' c$ D, g c, S
1 `: ]- j! |6 ]5 s# m2 F6 g
ADC12_COMMON->CCR = (ADC12_COMMON->CCR & 0xfe0010e0)
( s3 ~" ^% r8 y2 B9 T1 S
// |ADC_CCR_VBATSEL //bit24: VBAT选择【0|VBAT禁止】【1|VBAT使能】* i# l0 Z( F7 e' j, v
// |ADC_CCR_VSENSESEL //bit23: VTS选择【0|VTS温度传感器通道禁止】【1|VTS温度传感器通道使能】- i) }6 ^& i- d6 l
// |(0 << ADC_CCR_PRESC_Pos) //bit[22-18]: ADC 预分频【0|输入ADC时钟不分频】【1|输入ADC时钟2分频】【2~11|4/6/8/10/12/16/32/64/128/256】
- ?1 J5 C( D3 s% G
// |(0 << ADC_CCR_CKMODE_Pos) //bit[17-16]: ADC 时钟模式【0|异步模式adc_ker_ck RCC中选择】【1| adc_hclk/1】【2| adc_hclk/2】【3| adc_hclk/4】6 @& q. C& y& N* h5 [: k
// |(0 << ADC_CCR_MDMA_Pos) //bit[15-14]: 双AD模式下的DMA模式【0|禁用DMA】【1|保留】【2|12-bit或者10-bit模式】【3|8-bit或者6-bit模式】/ H, |9 P( m% l9 I
// |ADC_CCR_DMACFG //bit13: 双ADC模式下的DMA配置【0|单次模式】【1|循环模式】
$ |( k$ U* y9 u2 A0 J
// |(0 << ADC_CCR_DELAY_Pos) //bit[11-08]: 双交错模式下的两次采样间隔# |: r% p( W$ ^) {8 u, V
// |(0 << ADC_CCR_DUAL_Pos) //bit[04-00]: 双ADC模式选择【720page】! A* X& j) O4 J& J
;- T ~) v9 t* o3 [% `
// ADC12_COMMON->CDR 只读! @) V, a7 L- g3 M$ A
// // ADC_CDR_RDATA_SLV, X5 i" r! R# y+ V: j f' a M
// // ADC_CDR_RDATA_MST