STM32G474的ADC（寄存器开发）

[复制链接]

STMCU小助手发布时间：2022-10-12 18:29

文章
文章封面:
文章简介:	STM32G474的ADC（寄存器开发）

ADC时钟

如果只用规则通道而不用注入通道，则ADC时钟与AHB没有约束关系。

上图可以看到，ADC的时钟输入有两个时钟源：adc_hclk 和 adc_ker_ck 。
adc_hclk 被认为是同步时钟。
adc_ker_ck 被认为是异步时钟，他也有两个输入时钟，可以通过 RCC_CCIPR 寄存器配置选择使用 SYSCLK 还是 PCLK 。

1. ADC的启动8 B4 o$ A- t6 M. h9 m- d
1.1 退出深度掉电模式和ADC稳压器的开启
使用ADC的第一步就是退出“深度掉电模式”，即ADC->CR中的DEEPPWD = 0；
然后使能稳压器，即ADC->CR中的ADVREGEN = 1；
等待稳压器启动，具体启动时间参见数据手册。（G474数据手册写的是20us ）数据手册第146页 DM00431551_ENV3

ADC1->CR &= ~ADC_CR_DEEPPWD;//退出掉电模式
$ x$ m' `4 V4 N9 E3 G6 E9 F
ADC1->CR |= ADC_CR_ADVREGEN;//使能稳压器
8 d: {+ n0 t8 y' p
for (i = 0; i < 0xffff; i++)//延时等待稳压器稳定' v7 H0 I8 B0 c& D/ u a5 t" J% S
{/ T; i" e( m" ~1 ^( U
/* code */0 a; L+ o: A# F# _; {
}

复制代码

1.2 选择输入模式
ADC->DIFSEL 模式选择寄存器中选择差分输入或者单端输入模式。

ADC1->DIFSEL = (ADC1->DIFSEL & 0xfff80000)//模式选择寄存器
# y& ~3 Z8 L% I! m" Y7 q0 M' E6 @9 c
// |ADC_DIFSEL_DIFSEL_18 //bit18：【0|单端输入模式】【1|差分输入模式】
4 e* c8 ^( ?$ x6 I6 `
// |ADC_DIFSEL_DIFSEL_17% Y( t7 u- }9 u
// |ADC_DIFSEL_DIFSEL_16
( E% Q u Z9 f3 c
// |ADC_DIFSEL_DIFSEL_15
j. g& n8 x0 ~* X c7 @1 C: M
// |ADC_DIFSEL_DIFSEL_14
2 }% q: D7 {' C: m6 v
// |ADC_DIFSEL_DIFSEL_13
; w* a7 B& n! e' l* P! q6 r
// |ADC_DIFSEL_DIFSEL_12
! d4 y \5 Q F7 x3 m, B
// |ADC_DIFSEL_DIFSEL_11# e. Y5 C/ e0 T8 a: z+ z. ?
// |ADC_DIFSEL_DIFSEL_10
) }9 f# w m+ N/ y
// |ADC_DIFSEL_DIFSEL_9
4 ?! W. A" G P- G, g5 B$ q; S" L
// |ADC_DIFSEL_DIFSEL_8; A. C' G- l: D: ?; b. ?& a4 X6 j X
// |ADC_DIFSEL_DIFSEL_7
0 R/ \4 ^; Q0 W( n' \2 E
// |ADC_DIFSEL_DIFSEL_6+ o6 q! }2 L% U$ k
// |ADC_DIFSEL_DIFSEL_5" i" x% J$ C3 R* ?' y; s- a1 g, m
// |ADC_DIFSEL_DIFSEL_4
# \6 d! a, ~. D
// |ADC_DIFSEL_DIFSEL_3
' R; G( y! ?; Q! { ]2 E
// |ADC_DIFSEL_DIFSEL_2- c( c4 W2 E" j {6 e D @
// |ADC_DIFSEL_DIFSEL_1
/ y/ o5 J0 ]* C0 J7 E2 d
// |ADC_DIFSEL_DIFSEL_0
( X* r3 W d8 w P4 I
;
: h5 @" W3 h! s) B

复制代码

1.3 校准
校准分为单端校准和差分校准

1.确定DEEPPWD=0（退出深度掉电模式），ADVREGEN=1（稳压器开启），并且已经等待了稳压器的启动时间。
2.确定ADEN=0。
3.配置ADC->CR寄存器中的ADCALDIF标志位，选择输入模式（ADCALDIF=0 单端输入 / ADCALDIF=1 差分输入）。
4.ADC->CR寄存器的ADCAL标志位置位，即开启校准（ADCALDIF配置为什么模式就校准什么模式）。
5.等待ADC->CR寄存器的ADCAL硬件清除，即ADCAL=0，代表校准结束。
6.在ADC->CALFACT寄存器中读取校准系数。
下面以单端输入校准为例：

ADC1->CR &= ~ADC_CR_ADCALDIF;//单端输入模式步骤2, y! \3 ]5 [3 c; q) R
ADC1->CR &= ~ADC_CR_ADEN; //禁止ADC 步骤3
) A( R8 S2 v2 \/ f4 G& z* K
ADC1->CR |= ADC_CR_ADCAL; //校准ADC 步骤4
5 `+ x; j0 P0 ^
i = 0xffff;
) s! A" B2 L" C- J1 ^
while((ADC1->CR & ADC_CR_ADCAL) && (i--));//等待校准结束。步骤5
* A! v2 D# C9 M: ~
if(i == 0)//超时判断/ H6 u& n* V6 u9 ^8 z# g; z) b5 y/ t
{
- G1 W H5 ~6 p% _0 I
return FAILED;
7 O4 I" D: [' `% l" J! Z, \
}

复制代码

如果通道中又有差分输入还有单端输入，则需要将两个系数都进行校准。

1.4 转换队列设置) N# u; A& L" X; _9 t
1.5 采样时间设置

每个通道都可以用不同的采样时间进行采样，采样时间由ADC->SMPR1寄存器中的SMP位进行编程。因此，可以在以下采样时间值中进行选择：
• SMP = 000: 2.5 ADC clock cycles
• SMP = 001: 6.5 ADC clock cycles
• SMP = 010: 12.5 ADC clock cycles
• SMP = 011: 24.5 ADC clock cycles
• SMP = 100: 47.5 ADC clock cycles
• SMP = 101: 92.5 ADC clock cycles
• SMP = 110: 247.5 ADC clock cycles
• SMP = 111: 640.5 ADC clock cycles
总转换时间计算如下：TCONV = SMP + 12.5 ADC时钟周期（12-bit）
例如：
Fadc_ker_ck = 30MHz，并且SMP=0 即2.5 ADC时钟周期
TCONV = （2.5 + 12.5）个 ADC 时钟周期，即 15 / 30 us = 500ns
采样结束后，ADC_ISR_EOSMP置位，代表采样结束（仅在规则转换中有效）

器与分辨率的转换时间如下表：

注意：

每个通道的采样时间必须遵循数据手册的最小采样时间。（数据手册第146页 DM00431551_ENV3）

SMPPLUS control bit
在ADC->SMPR1寄存器中有这么个标志位，其作用是为了方便交错模式对称。

2 ADC采样模式" X. d; o7 r! A) p
2.1 Bulb sampling mode（灯泡模式？）
启动该采样模式，则在第二个ADC空闲时间进行采样，如下图

该采样方式有最大采样时间限制，参考数据手册。
该采样方式不适用连续采样和注入采样。
如果该模式启动（ADC->CFGR2中的BULB=1），则不准置位ADC->CFGR2中的SMPTRIG。
2.2 Sampling time control trigger mode（采样时间控制触发模式）
当SMPTRIG置位时（在ADC->CFGR2寄存器中），通过SMPx位（在ADC->SMPRx寄存器中）编程的采样时间是无效的。采样时间由触发信号边缘控制。

该模式分为软件控制和硬件控制：
硬件触发
当选择硬件触发器时，触发信号的每个上升沿开始采样周期。下降沿结束采样周期并开始转换。EXTEN（外部触发极性选择，在ADC->CFGR寄存器中）必须设置为01（上升沿有效）。 Hardware triggers with not defined rising and falling edges (one pulse event) cannot be used in Bulb mode.
软件触发
当选择软件触发器时，软件触发器不是ADC->CR中的ADSTART位，而是ADC->CFGR2寄存器中的SWTRIG位。置位SWTRIG位开始采样周期，清除SWTRIG位结束采样周期同时开始转换。EXTEN（外部触发极性选择，在ADC->CFGR寄存器中）必须设置为00（禁止外部触发）。

3. 转换模式, H3 `% N3 D' Q6 u* v& A
3.1 单次转换模式(CONT=0)
当ADC_CFGR_CONT=0，代表配置为单次转换模式。
规则模式：置位ADSTART（ADC->CR寄存器）或者外部触发
注入模式：置位JADSTART（ADC->CR寄存器）或者外部触发

在规则序列中，每次转换完成后
转换后的数据存储到16位ADC_DR寄存器
置位ADC_ISR_EOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_EOCIE位，就会产生一个中断

在注入序列中，每次转换完成后
转换后的数据存储到16位ADC_JDRy寄存器
置位ADC_ISR_JEOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_JEOCIE位，就会产生一个中断

在规则序列完成后
ADC_ISR_EOSEOS标志位置位（写1清零）
如果ADC_IER_EOSIE置位，则会产生一个中断

在注入序列完成后
ADC_ISR_JEOS标志位置位（写1清零）
如果ADC_IER_JEOSIE置位，则会产生一个中断

提示：如果想转换单个通道请将 L（队列转换长度，在ADC1->SQR1寄存器中）设置为0（0代表转换1次也就是1个通道）。

3.2 连续转换模式(CONT=1)
当ADC_CFGR_CONT=1，代表配置为连续转换模式。

只有规则通道有连续转换模式。

在规则序列中，每次转换完成后
转换后的数据存储到16位ADC_DR寄存器
置位ADC_ISR_EOC(结束常规转换)标志（读取或者写1 清零）
如果设置了ADC_IER_EOCIE位，就会产生一个中断

在规则序列完成后
ADC_ISR_EOSEOS标志位置位（写1清零）
如果ADC_IER_EOSIE置位，则会产生一个中断

然后，一个新的序列立即重启，ADC连续重复转换序列。
禁止同时置位 ADC_CFGR_DISCEN 和 ADC_CFGR_CONT。
注入通道要想连续转换，需要设置自动注入。

连续转换模式下，ADSTART不会被硬件清除。
不能同时使能ADC_CFGR_DISCEN和ADC_CFGR_CONT。

3.3 不连续模式
当ADC_CFGR_DISCEN=1，开启不连续模式，每次触发都只转换ADC_CFGR_DISCNUM个通道数量，每次转换都会置位EOC标志位，直到转换完ADC->SQR里面的通道（总个数为ADC->SQR1中的L），最后置位EOS标志位。

当ADC_CFGR_DISCEN=0，关闭不连续模式，一次触发转换ADC_SQR1_L个通道，每次转换都会置位EOC标志位，最后置位EOS标志位。

不能同时使能ADC_CFGR_DISCEN和ADC_CFGR_CONT。

4. 触发模式
ADSTART
当EXTEN[1:0] == 0，ADSTART=1立即触发转换
当EXTEN[1:0] != 0，ADSTART=1得等待下个有效硬件触发才进行转换

JADSTART
当JEXTEN[1:0] == 0，JADSTART=1立即触发转换
当JEXTEN[1:0] != 0，JADSTART=1得等待下个有效硬件触发才进行转换

外部触发
当注入队列使能（ADC_CFGR_JQDIS=0）,软件不能触发注入通道。
转换过程中，触发会被忽略。

触发极性
( H* y1 s$ K* o, ~
- R' N1 L+ N+ t' J% B' b

触发源

具体触发源见手册的第627页（DM00355726_ENV4）

5. 使用方法' B5 `9 j" I0 U! a: J4 G4 M" E
5.1 注入模式
0 l; I% b& H3 A" F8 U5.1.1 描述
注入模式的优点就是相比规则转换模式，队列模式有更好的灵活性，它可以在ADC使能运行的情况下，修改触发源和采样队列。对于经常变换通道采样或者触发源的工况下，这种模式更适合应用。

5.1.1 触发注入模式
在选择触发注入模式时，JAUTO 控制位（自动注入）必须清除
1.通过外部触发或通过设置 ADC_CR 寄存器中的 ADSTART 位来启动一组常规通道的转换
2.如果发生外部注入触发，或者在常规通道组转换期间设置了 ADC_CR 寄存器中的 JADSTART 位，则当前执行的规则转换复位，然后启动注入转换序列（所有注入通道转换一次）
3.然后，恢复上次中断的常规转换
4.如果在注入转换期间发生常规事件，则注入转换不会中断，而是在注入序列结束时执行常规序列
配置 触发注入 模式的方法如下：
1.退出睡眠模式（清除ADC_CR寄存器中的位DEEPPWD）
2.使能 ADC电压调节器（置位ADC_CR寄存器中的位ADVREGEN），延时等待电压调节器稳定
3.配置校准的模式（差分和单端，ADC_CR寄存器中的位ADCALDIF）
4.使能校准（ADC_CR寄存器中的位ADCAL），等待ADCAL清除，代表校准完毕
如果需要存储校准值可以读取CALFACT寄存器获取校准值，下次上电直接写入该寄存器
5.配置 ADC12_CCR 寄存器，选择单独工作还是同步工作、时钟配置、传感器使能采样延时等参数
6.配置ADC_CFGR寄存器，清除位JQDIS，允许注入模式，DMA、采样模式等参数
7.配置ADC_SMPR寄存器，来确定采样时间
8.配置ADC_IER寄存器，使能需要的中断
9.使能ADC（ADC_CR寄存器中的位ADEN），等待ADC就绪（等待ADC_ISR中的位** ADRDY**置位）
10.允许注入触发（ADC_CR寄存器中的位JADSTART）
可以在任意处配置ADC_JSQR寄存器，选择触发源和采样序列。

下面是
ADC12同步注入模式
ADC1、2 触发模式，每次触发序列为2次转换
触发源为 TIM1的TIGRO2

转换序列为
ADC1 第一次转换通道3 第二次转换同道4
ADC2 第一次转换通道2 第二次转换同道15

void ADC1_2_Function_Init(void)2 A* E" ~+ F: ?8 x
{, \2 a7 ]% |4 A
volatile uint32_t j; // 避免延时函数被编译器优化" L5 A$ \' v+ A! ^7 O2 q2 P$ C: M) t
/ L4 n/ h1 a& W: m' a$ X
//============================================基本初始化开始: V3 f7 u7 [0 [- M. ]9 C
// 步骤1 退出睡眠模式1 k9 k0 }9 |2 c: d8 ~
ADC1->CR &= ~ADC_CR_DEEPPWD; //退出掉电模式 4 @6 y. E3 d8 [, Z: a4 [0 n
ADC2->CR &= ~ADC_CR_DEEPPWD; //退出掉电模式+ q- i. ~7 y X" I
4 M+ v; q L3 N$ d7 D; A1 [
* L( @- @1 @# ]
// 步骤2 使能 ADC电压调节器
; d# D! b4 B* H( h
ADC1->CR |= ADC_CR_ADVREGEN;
# U. w5 c+ K" `6 L5 ?2 Z
ADC2->CR |= ADC_CR_ADVREGEN;; B R, t6 ?8 ]% a1 H x9 O# d* h8 u9 D
for(j=0;j<430000;j++); //延时，等待voltage regulator启动
T; }6 B- ?* @+ g% y& K
/ I0 I# x# K. \& U! X7 y( x
' _& l8 b/ z) N# z* N/ m" Y
// 步骤3 配置校准的模式
# m6 {' B3 y. h: ?# K5 d
ADC1->CR &= ~ADC_CR_ADCALDIF;//【0|单端输入】【1|差分输入】
, {7 { s/ `0 O# y
ADC2->CR &= ~ADC_CR_ADCALDIF;//当前为单端校准" `/ U% q% Z8 G4 ]
, Q1 P9 o, Q6 O+ M/ x
) h6 o; v7 j" P1 i. T. W
// 步骤4 使能校准5 H/ O6 u: ]! Y
ADC1->CR |= ADC_CR_ADCAL;) r2 j* @& V- d) O. B; t6 @3 L' f+ q, O
ADC2->CR |= ADC_CR_ADCAL;- W8 s; Y7 e$ s
//等待ADC校准结束
4 [- s7 i S1 W5 t6 o3 R
while((ADC1->CR & ADC_CR_ADCAL) != 0);9 n8 {8 p4 G2 ~' T1 c( S5 E$ r1 L
while((ADC2->CR & ADC_CR_ADCAL) != 0);
" i8 c' }4 e) E, x: C
//============================================基本初始化结束
\/ C! M, L! Q2 L' z7 H8 o; c
' v2 [1 d( z% s2 x3 g0 X: U
/ F$ n0 U$ X Q( l
// 步骤5 配置 ADC12_CCR 寄存器
, o" v4 h/ A( P% O' i
ADC12_COMMON->CCR = 0x000000008 I2 M% ?! J8 j b
// |ADC_CCR_VBATSEL
7 f' A# t$ E' R6 V
// |ADC_CCR_VSENSESEL
% }, u! B1 n4 Y
// |ADC_CCR_VREFEN# T, [3 y3 o, \ G6 U
|(0 << ADC_CCR_PRESC_Pos) // 时钟配置（详细见手册 DM00355726_ENV4手册718页）
3 f- H# \7 N% w$ q+ b
|(3 << ADC_CCR_CKMODE_Pos) // ADC 时钟配置（详细见手册 DM00355726_ENV4手册719页）
- l: _+ q$ X$ |
|(0 << ADC_CCR_MDMA_Pos) // DMA 数据分辨率配置: `/ D0 @) v$ b$ X+ q1 k1 b" I
// |ADC_CCR_DMACFG // DMA 循环模式配置; {% m: v1 Q8 c6 w/ C) s; {
|(10 << ADC_CCR_DELAY_Pos) // 延时采样时间配置（详细见手册 DM00355726_ENV4手册720页）4 D* s/ J8 B4 o0 E
|(5 << ADC_CCR_DUAL_Pos) // 选择仅同步注入模式（详细见手册 DM00355726_ENV4手册720页）
+ S* {3 J' `6 `- s) p! V
;. A% t1 k1 O1 v; w
/ O0 a, r1 ]# t, F5 q& l, @8 A: I
. A. g w; e% m7 v2 M
// 步骤6 配置ADC_CFGR寄存器% ^# V* f+ O* r; s7 S
ADC1->CFGR = 0x00000000
2 U: y+ |5 G$ m8 b Q2 i2 M5 S; x- R
// |ADC_CFGR_JQDIS // 禁止注入（默认为1）【0|允许注入】【1|禁止注入】
6 K% D3 R! z- N3 ~0 S4 O
|(0 << ADC_CFGR_AWD1CH_Pos) // AWTD1 通道选择
0 O Z& R8 g0 p/ y
// |ADC_CFGR_JAUTO // 自动注入组转换（当启用双模式时，从ADC的位JAUTO不再可写，其内容等于主ADC的位JAUTO。）/ e/ W8 Y7 ^! H* U
// |ADC_CFGR_JAWD1EN // JAWTD1 使能注入通道' i, Q( _6 F2 i8 R$ h0 i6 ~
// |ADC_CFGR_AWD1EN // AWTD1 使能规则通道7 s) g& r* N$ m% d2 l
// |ADC_CFGR_AWD1SGL // 【0|AWTD1使能所有通道】【1|AWTD1使能 AWD1CH 通道】
6 u( w+ t6 M! c9 ]# s
// |ADC_CFGR_JQM // 注入队列模式。【0|一次序列后，保持队列参数】【1|一次序列后，队列不保存，清除，续重新配置才能再次触发，这段没有配置的时间不响应触发】. s! K9 O' W, I+ `3 \8 w
// |ADC_CFGR_JDISCEN // 注入通道上的不连续模式。【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)$ R6 Q' ~, V; E( H5 c
|(0 << ADC_CFGR_DISCNUM_Pos) // 不连续通道数2 c7 g/ y6 K; u: U2 l% o" W/ d
// |ADC_CFGR_DISCEN // 规则通道上的不连续模式【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)
+ z8 t0 P p; W- y
// |ADC_CFGR_ALIGN // 数据左对齐【0|数据右对齐】【1|数据左对齐】
/ r1 _, |/ X9 \1 s7 |" x
// |ADC_CFGR_AUTDLY // 延时转换模式开启 (当启用双模式时,从ADC该bit无效)/ C1 q, R3 l: {( n+ J% p
// |ADC_CFGR_CONT // 单独/连续转换模式规则转换【0|单独转换模式】【1|连续转换模式（只有规则通道有该模式）】 (当启用双模式时,从ADC该bit无效)
$ B. M3 R7 R3 S, u
|ADC_CFGR_OVRMOD // 【0|溢出后保留老数据】【1|溢出后覆盖老数据】2 \: G3 c- d/ y' v- p) G5 ~
|(0 << ADC_CFGR_EXTEN_Pos) // 规则通道触发方式选择! p1 S( Z! O: P) \3 }
//【0|禁止】8 A. o3 p* N4 [, J& X& x
//【1|上升沿触发】, V& F! U u! Q1 ~. E
//【2|下降沿触发】! t8 A# K! W7 B% [( Z/ C' D% H7 J
//【3|上升和下降沿触发】
8 e5 c$ J/ [, t6 p
|(0 << ADC_CFGR_EXTSEL_Pos) // 规则通道外部触发源选择
$ s( |+ Q7 w, H0 d; P
|(0 << ADC_CFGR_RES_Pos) // 数据分辨率【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】
) D6 I1 l) M! R# z _+ U& {' I3 I/ \
// |ADC_CFGR_DMACFG // DMA 配置2 u# _$ \+ ?! [, Y# a
// |ADC_CFGR_DMAEN // DMA 请求使能
& d) @0 @2 m( q3 o3 `0 `
;
" Y4 Y$ s6 m" |$ p
8 k; E% o/ ~0 P- h6 V" _! m
ADC2->CFGR = 0x00000000- r& q' Q# a" o( r$ q& n
// |ADC_CFGR_JQDIS // 禁止注入（默认为1）【0|允许注入】【1|禁止注入】
, K Y2 h" k: U, L& [
|(0 << ADC_CFGR_AWD1CH_Pos) // AWTD1 通道选择$ U7 A+ X, P) V4 t. L4 b: T
// |ADC_CFGR_JAUTO // 自动注入组转换（当启用双模式时，从ADC的位JAUTO不再可写，其内容等于主ADC的位JAUTO。）
. u8 {0 E9 g% o# L
// |ADC_CFGR_JAWD1EN // JAWTD1 使能注入通道1 g7 v4 F2 T. ~- |) g% W# y
// |ADC_CFGR_AWD1EN // AWTD1 使能规则通道$ k0 X5 X2 W5 x5 y( n
// |ADC_CFGR_AWD1SGL // 【0|AWTD1使能所有通道】【1|AWTD1使能 AWD1CH 通道】5 t. x6 `( B# f8 l- f
// |ADC_CFGR_JQM // 注入队列模式。【0|一次序列后，保持队列参数】【1|一次序列后，队列不保存，清除，续重新配置才能再次触发，这段没有配置的时间不响应触发】) `1 d: }8 F6 `
// |ADC_CFGR_JDISCEN // 注入通道上的不连续模式。【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)
( W0 U4 J3 i2 B; F
|(0 << ADC_CFGR_DISCNUM_Pos) // 不连续通道数/ E. F0 G5 r3 D$ F8 N
// |ADC_CFGR_DISCEN // 规则通道上的不连续模式【0|禁止不连续模式】【1|使能连续模式】(不能同时使用自动注入和不连续模式)(当启用双模式时,从ADC该bit无效)$ O8 g* l, ~& O* ]1 |9 k
// |ADC_CFGR_ALIGN // 数据左对齐【0|数据右对齐】【1|数据左对齐】
) a1 @* x: G' p5 K' d- W& A5 D
// |ADC_CFGR_AUTDLY // 延时转换模式开启 (当启用双模式时,从ADC该bit无效)8 X* q' j1 u2 x/ t: U
// |ADC_CFGR_CONT // 单独/连续转换模式规则转换【0|单独转换模式】【1|连续转换模式（只有规则通道有该模式）】 (当启用双模式时,从ADC该bit无效)
% u9 c( R1 O _: |: t1 i
|ADC_CFGR_OVRMOD // 【0|溢出后保留老数据】【1|溢出后覆盖老数据】: v% t6 w- I. U! W: q6 Q
|(0 << ADC_CFGR_EXTEN_Pos) // 规则通道触发方式选择# m0 ~0 `1 d. K+ ]8 Q
//【0|禁止】9 ?/ x% k7 @4 Q2 Q! s( |2 Z
//【1|上升沿触发】
8 @$ J, |% h$ E# C( ?2 k/ ~! W
//【2|下降沿触发】( U1 J; P4 ], i8 h
//【3|上升和下降沿触发】# l b8 ]! }- \7 w7 B* u* x
|(0 << ADC_CFGR_EXTSEL_Pos) // 规则通道外部触发源选择% X. G" Z4 A/ u) s: ]
|(0 << ADC_CFGR_RES_Pos) // 数据分辨率【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】& m+ A* t$ b1 F
// |ADC_CFGR_DMACFG // DMA 配置0 }7 p5 e( j, v- V* u5 [; N
// |ADC_CFGR_DMAEN // DMA 请求使能: s! D' H. X9 K8 p% ~4 i( l
;) @9 X+ ^; O6 E$ S$ e7 A, o7 h
6 S3 x" v- d* K) q% T
8 I6 M+ [# i4 k' v; Q8 E2 L
// 配置 ADC 看门狗，如果不需要就不用配置
" L9 z/ i t/ W
ADC1->TR1 = (3548 << ADC_TR1_HT1_Pos) //2048+1500 = 3548' o/ E2 ? {+ b) E: h' k) A
|(548 << ADC_TR1_LT1_Pos) //2048-1500 = 548
1 q* ^# o6 O+ ]* S$ K# H- }: _
|(1 << ADC_TR1_AWDFILT_Pos) //达到阈值次数4 ?' p- q! b' K7 Q* \
;
+ n7 m; N) c1 e% {# u. E
ADC2->TR1 = (3548 << ADC_TR1_HT1_Pos) //2048+1500 = 3548( j) c' h9 U0 P+ L
|(548 << ADC_TR1_LT1_Pos) //2048-1500 = 5485 ^9 r5 N) G- W8 l) d. X: \
|(1 << ADC_TR1_AWDFILT_Pos) //达到阈值次数4 y! h. w7 R% U8 |' K; i$ N% i
;# q# m- p; @" |4 z5 L/ r9 E3 U1 a
( n4 F s, v& M5 Y
) Y$ d3 C% C! m2 p- C$ v
// 步骤7 配置ADC_SMPR寄存器
, Y- z8 `4 B0 i
ADC1->SMPR1 = (ADC1->SMPR1 & 0x40000007)' L4 Q$ A+ g) z& t) |5 J
// |(5 << ADC_SMPR1_SMP9_Pos) //bit[29-27]: 通道x采样时间选择
* i/ i- a9 \3 t- ~% q- Z
// |(0 << ADC_SMPR1_SMP8_Pos) //bit[26-24]: 【000|2.5 ADC clock cycles】 0' u& o; i# j7 f3 ]& R7 l; O
// |(5 << ADC_SMPR1_SMP7_Pos) //bit[23-21]: 【001|6.5 ADC clock cycles】 12 M+ K% ]& p6 t2 ?3 r3 \) U7 \
// |(0 << ADC_SMPR1_SMP6_Pos) //bit[20-18]: 【010|12.5 ADC clock cycles】 2
" E8 m% B# |6 l0 g2 f F1 |+ k
// |(5 << ADC_SMPR1_SMP5_Pos) //bit[17-15]: 【011|24.5 ADC clock cycles】 3
$ n1 p1 k( D4 P& i( W
|(3 << ADC_SMPR1_SMP4_Pos) //bit[14-12]: 【100|47.5 ADC clock cycles】 4
9 d2 k# B$ d8 s+ S) E' B/ X
|(3 << ADC_SMPR1_SMP3_Pos) //bit[11-09]: 【101|92.5 ADC clock cycles】 5! i0 W! Z- x, T _5 L: k8 o! ]) X6 ?
// |(0 << ADC_SMPR1_SMP2_Pos) //bit[08-06]: 【110|247.5 ADC clock cycles】6
- l$ P2 t( ]" e/ q
// |(0 << ADC_SMPR1_SMP1_Pos) //bit[05-03]: 【111|640.5 ADC clock cycles】7+ l! x/ Y, p& c' V* j
;
0 e+ Z, |0 A5 A# y
ADC1->SMPR2 = (ADC1->SMPR2 & 0xf8000000) O/ `% E$ j @, o* }9 a" l$ E" k
// |(0 << ADC_SMPR2_SMP18_Pos) //bit[26-24]: 通道x采样时间选择
0 g& B9 d8 k: f6 L6 |, r& N
// |(5 << ADC_SMPR2_SMP17_Pos) //bit[23-21]: 【000|2.5 ADC clock cycles】 0
0 w" Q; o0 G! n$ _* p* k
// |(0 << ADC_SMPR2_SMP16_Pos) //bit[20-18]: 【001|6.5 ADC clock cycles】 1
; R( W( Q4 C$ z* K1 k* U9 ]5 o( k
// |(0 << ADC_SMPR2_SMP15_Pos) //bit[17-15]: 【010|12.5 ADC clock cycles】 2
6 |5 q5 ]' U4 a0 T0 q
// |(0 << ADC_SMPR2_SMP14_Pos) //bit[14-12]: 【011|24.5 ADC clock cycles】 3
% ~2 |9 ~2 s) m! R0 Y, X& K
// |(5 << ADC_SMPR2_SMP13_Pos) //bit[11-09]: 【100|47.5 ADC clock cycles】 44 V5 U j3 k, T0 Y
// |(0 << ADC_SMPR2_SMP12_Pos) //bit[08-06]: 【101|92.5 ADC clock cycles】 5; P) q8 k9 k4 F; ^0 q# M+ S
// |(5 << ADC_SMPR2_SMP11_Pos) //bit[05-03]: 【110|247.5 ADC clock cycles】6
* D* X, X( R2 h: H9 f/ J# G g
// |(0 << ADC_SMPR2_SMP10_Pos) //bit[02-00]: 【111|640.5 ADC clock cycles】7
, s" V- d' a& t. p/ D+ d
;; f8 c, {: M# P' k
ADC2->SMPR1 = (ADC2->SMPR1 & 0x40000007)
+ C# p7 H( j$ M% W2 e3 B6 m9 _
// |(5 << ADC_SMPR1_SMP9_Pos) //bit[29-27]: 通道x采样时间选择
! K9 L2 t$ }; k. B+ B1 K
// |(0 << ADC_SMPR1_SMP8_Pos) //bit[26-24]: 【000|2.5 ADC clock cycles】 0# a' P. _" b" S
// |(5 << ADC_SMPR1_SMP7_Pos) //bit[23-21]: 【001|6.5 ADC clock cycles】 1
$ _9 w% l: L* m# v, }" q
// |(0 << ADC_SMPR1_SMP6_Pos) //bit[20-18]: 【010|12.5 ADC clock cycles】 2
/ x. S+ i8 f/ y' \) V
// |(5 << ADC_SMPR1_SMP5_Pos) //bit[17-15]: 【011|24.5 ADC clock cycles】 3! z6 z; {, O7 G
// |(0 << ADC_SMPR1_SMP4_Pos) //bit[14-12]: 【100|47.5 ADC clock cycles】 4" C0 r+ _, \, K& ~) ?8 Q6 ]2 D( Q/ U; y
// |(0 << ADC_SMPR1_SMP3_Pos) //bit[11-09]: 【101|92.5 ADC clock cycles】 5* }% o; d$ X, \" M" i
|(3 << ADC_SMPR1_SMP2_Pos) //bit[08-06]: 【110|247.5 ADC clock cycles】6
$ e. G% Y0 G6 i6 j2 f
// |(0 << ADC_SMPR1_SMP1_Pos) //bit[05-03]: 【111|640.5 ADC clock cycles】7
+ E$ ~# C- B6 _4 q
;4 _( m2 ]" y7 V6 }
ADC2->SMPR2 = (ADC2->SMPR2 & 0xf8000000) L1 d, b s1 q, Z. y' ]% `
// |(0 << ADC_SMPR2_SMP18_Pos) //bit[26-24]: 通道x采样时间选择6 D/ T {9 P, S% O
// |(5 << ADC_SMPR2_SMP17_Pos) //bit[23-21]: 【000|2.5 ADC clock cycles】 0
4 ]$ d. e( E4 [6 m4 {
// |(0 << ADC_SMPR2_SMP16_Pos) //bit[20-18]: 【001|6.5 ADC clock cycles】 1
0 h/ ~* S* k' W. v c6 T: ?
|(3 << ADC_SMPR2_SMP15_Pos) //bit[17-15]: 【010|12.5 ADC clock cycles】 2( K5 c% r5 Q' z/ @5 W) d/ n! a* x
// |(0 << ADC_SMPR2_SMP14_Pos) //bit[14-12]: 【011|24.5 ADC clock cycles】 34 q7 w) e! v; B& c
// |(5 << ADC_SMPR2_SMP13_Pos) //bit[11-09]: 【100|47.5 ADC clock cycles】 4
0 f, r7 }8 q) I
// |(0 << ADC_SMPR2_SMP12_Pos) //bit[08-06]: 【101|92.5 ADC clock cycles】 5$ D: f% `# j' R/ x
// |(5 << ADC_SMPR2_SMP11_Pos) //bit[05-03]: 【110|247.5 ADC clock cycles】6
M8 s) B( x8 O6 @3 c: J. x
// |(0 << ADC_SMPR2_SMP10_Pos) //bit[02-00]: 【111|640.5 ADC clock cycles】77 [ q+ h/ C$ y. E( S7 g
;
- g# I4 s+ c7 Y, [% m7 i& o
% s' m7 _9 Z+ G" u
& r6 R0 Z6 }# |% }! }9 i( f
// 步骤8 配置ADC_IER寄存器，配置中断
4 k. b; [6 H. V \( j* j/ A- R/ Y
ADC1->IER = 0x000000001 k6 M! p o# U/ S8 C
// |ADC_IER_JQOVFIE
8 |8 Z$ j5 K9 p1 R1 T ~) s; J8 Y
// |ADC_IER_AWD3IE4 g$ D' G% J* n! ] l( j$ D' W8 r0 e
// |ADC_IER_AWD2IE4 N; u) z; y$ N: I2 V. t
// |ADC_IER_AWD1IE
, ?0 D- W8 m. \6 S5 j
// |ADC_IER_JEOSIE
$ d: q. B& K. J8 f I8 U, _
|ADC_IER_JEOCIE
* Z, _+ r. r$ }+ s/ k
// |ADC_IER_OVRIE
S; y" z' p% E. ~7 O
// |ADC_IER_EOSIE) C1 S2 F, n' j j, U
// |ADC_IER_EOCIE
) }& Q. [! N- ~* i; ^
// |ADC_IER_EOSMPIE
R$ d7 K6 U" I" [% c/ C/ O
// |ADC_IER_ADRDYIE/ e' J2 S( g/ y4 m3 W+ d+ N( q
;0 ]: |3 T. e/ k+ m0 ?% y5 ^. ~8 `& u/ G
5 D/ e' R+ G4 g- G7 ^ w
/ C0 H/ ^( f( K* |& `& ^* i( r* j$ Y$ C
// 步骤9 使能ADC4 x I* k4 X4 v0 b( D* g; ?1 p
ADC1->CR |= ADC_CR_ADEN;
2 T" B' g# g* T# z
ADC2->CR |= ADC_CR_ADEN;
K, Z, i2 |7 G4 H3 S$ |1 ]
//等待ADC 就绪& ~7 l* `2 U$ ]2 e8 ^- Y
while(!(ADC1->ISR & ADC_ISR_ADRDY));8 ] j# v3 r" _& C, `( K7 E
while(!(ADC2->ISR & ADC_ISR_ADRDY));5 r1 t$ s7 k" |( T
. p* Z5 t) ~( T) X
~7 e: T9 S$ ~% X3 Y3 T" Z% a- X- q5 l, j
// 步骤10 允许注入触发, s2 w# s$ H! ^ f7 B
ADC1->CR |= ADC_CR_JADSTART;
# z; y5 h, H4 Q# m
ADC2->CR |= ADC_CR_JADSTART;9 f1 f% o+ \/ y1 s8 D. s/ Q8 ?
# K* D% G* d( h9 M# h
4 ?- k2 s6 h+ Z+ i
// 配置注入队列1 x% @# m# v* n( C( q
ADC1->JSQR = 0x00000000* ~2 W, r) ^* p
|(0 << ADC_JSQR_JSQ4_Pos) // 0~18
5 F3 K+ b% _% y. {) q' e
|(0 << ADC_JSQR_JSQ3_Pos) // 0~189 J( p" F% O' g
|(4 << ADC_JSQR_JSQ2_Pos) // 0~18
2 T+ p- L) ^5 Q3 f" [( w
|(3 << ADC_JSQR_JSQ1_Pos) // 0~18
% K; p3 n' P6 U
|(1 << ADC_JSQR_JEXTEN_Pos) // 外部触发极性选择。
2 _' V3 `, m) p; ]3 S
//【0|如果 JQDIS=0 ，禁止硬件和软件触发。如果 JQDIS=1 ，禁止硬件触发】; v7 ^' @& ?* u& K( P M+ B3 H# ^! Y
//【1|上升沿触发】
! j( F* B- N& G4 g5 E* A
//【2|下降沿触发】
}# J4 Z( A5 V. o% K- a
//【3|上升和下降沿触发】
5 I# S$ J4 |1 _9 C
|(0x08 << ADC_JSQR_JEXTSEL_Pos) // 外部触发源选择. o! n# o3 q# f
|(1 << ADC_JSQR_JL_Pos) // 注入通道长度 n-1! ]# l- V/ S* V4 t
;
5 H4 M0 f8 I" w( ~. Y1 f- ]/ k
( l. ?" f Q0 O* u( [
ADC2->JSQR = 0x00000000- |* f0 v, _4 O& J: z9 N$ }
|(0 << ADC_JSQR_JSQ4_Pos) // 0~18, ?- j6 W8 ]3 b5 `: W, o
|(0 << ADC_JSQR_JSQ3_Pos) // 0~18
( Y9 M$ \" `' d, q4 `' c
|(15 << ADC_JSQR_JSQ2_Pos) // 0~18
( V# m8 b9 e$ v# i: I" A8 l9 N
|(2 << ADC_JSQR_JSQ1_Pos) // 0~187 D S8 J, [$ a0 H3 W* Q
|(1 << ADC_JSQR_JEXTEN_Pos) // 外部触发极性选择。- ~2 i6 Q: |5 T
//【0|如果 JQDIS=0 ，禁止硬件和软件触发。如果 JQDIS=1 ，禁止硬件触发】
9 ^$ i; l4 ^2 U2 i* B5 v, l6 _
//【1|上升沿触发】
+ G6 T& O4 K* Y ?0 ` v8 t! D
//【2|下降沿触发】" T2 C# o( s; ?' t! @0 |% }
//【3|上升和下降沿触发】
4 n1 X8 H" o5 s# P, k' H8 k0 t
|(0x08 << ADC_JSQR_JEXTSEL_Pos) // 外部触发源选择) q( D3 _; m# @' h
|(1 << ADC_JSQR_JL_Pos) // 注入通道长度 n-19 V& j3 c0 `& `9 W+ I( \6 f9 a
;! }3 \1 n: ?5 D! `% ]
}( c+ |2 C6 w1 ^ P+ d: h

复制代码

下面是触发注入模式，在ADC运行过程中，修改采样队列的时序图。

5.1.2 自动注入模式
- w+ X. m# \: A' |+ }8 O E6 c( d# c5.1.3
0 y3 @1 D) N- x9 r; GDMA请求% i2 C r; ]3 ~ q# B) I
双ADC模式
当ADC_CCR_DUAL不等于0的时候，ADC进入双ADC模式，双ADC模式下，从ADC的配置位和主模式的配置位共享（CFGR寄存器），只需在主ADC中配置触发源、触发方式、触发极性、注入触发源、注入触发极性就可以，从ADC不用配置。

附录
寄存器表

ADC1->CR = (ADC1->CR & 0x2fffffc0)//default：0x2000 0000
; k6 |% s+ F+ f* |$ E
// |ADC_CR_ADCAL //bit31: ADC校准
5 O" ? h. y' t) J7 b
// |ADC_CR_ADCALDIF //bit30: 校准模式【0|单端输入模式】【1|差分输入模式】
. _% E# R& u$ Y# I& z+ m
// |ADC_CR_DEEPPWD //bit29: 深度掉电使能【1|深度掉电模式】& p& ~/ O0 @ H$ e/ }
// |ADC_CR_ADVREGEN //bit28: ADC稳压器使能【1|使能稳压器】
( B1 F- N% V, R Q# b
// |ADC_CR_JADSTP //bit05: 停止注入转换指令
$ Q. K6 K/ h4 ]: @
// |ADC_CR_ADSTP //bit04: 停止规则转换指令
^! M3 z9 T$ W+ X6 }! M4 V
// |ADC_CR_JADSTART //bit03: 开始注入转换指令' ~1 w. a9 @ D3 J8 O
// |ADC_CR_ADSTART //bit02: 开始规则转换指令6 Q. T+ m/ i. L( D0 e
// |ADC_CR_ADDIS //bit01: ADC停止指令) n5 U& J9 \! ` T
// |ADC_CR_ADEN //bit00: ADC使能
# d: i* M) e* c8 ?1 c5 Z
;
4 b8 S1 h9 |3 R! r
ADC1->DIFSEL = (ADC1->DIFSEL & 0xfff80000)//模式选择寄存器
3 c( {# |' t5 G. f
// |ADC_DIFSEL_DIFSEL_18 //bit18：【0|单端输入模式】【1|差分输入模式】2 S, z! Y; W6 J! \3 x; X
// |ADC_DIFSEL_DIFSEL_17
/ g9 ^$ j5 {- E9 \9 ?2 y
// |ADC_DIFSEL_DIFSEL_165 e: x Q" G9 r( x( [8 A6 B8 ?
// |ADC_DIFSEL_DIFSEL_15
+ q" c' i! M" O9 u; l
// |ADC_DIFSEL_DIFSEL_14$ p2 P4 P$ N$ p1 d& `8 A' m
// |ADC_DIFSEL_DIFSEL_13- F9 N; a2 h) X+ x, s- B# F9 x
// |ADC_DIFSEL_DIFSEL_12
) C3 F- M8 B5 O! }& }
// |ADC_DIFSEL_DIFSEL_11* o. M4 \* Y" F, R7 N
// |ADC_DIFSEL_DIFSEL_10" V5 }- h# U- M* K
// |ADC_DIFSEL_DIFSEL_98 y6 d j+ R+ G/ A& D. v6 A
// |ADC_DIFSEL_DIFSEL_8* T5 Z" H9 K# U6 {6 D6 u' i3 }
// |ADC_DIFSEL_DIFSEL_7
" z: P3 R8 g b# a3 ?( y/ u* }
// |ADC_DIFSEL_DIFSEL_6" X* d! G7 ^' _
// |ADC_DIFSEL_DIFSEL_5- p- I9 n8 n) w. o$ K& v: f7 H
// |ADC_DIFSEL_DIFSEL_4
) V: n) s/ ?' Y( e- b7 ?% ?; }
// |ADC_DIFSEL_DIFSEL_3, E9 ^+ a! K0 Z* M2 m! y
// |ADC_DIFSEL_DIFSEL_2! D1 ?7 T& Y1 b( x' q+ w5 H
// |ADC_DIFSEL_DIFSEL_17 R' w5 A, o/ L1 T4 h3 H
// |ADC_DIFSEL_DIFSEL_0
' n. S4 x! h/ B- F L
;9 o3 `5 W. ?7 h; x
) j! W- ?/ P" ~) L
+ C$ ?! ~; d" L- c# l* @6 Y
ADC1->SQR1 = (ADC1->SQR1 & 0xe0820830)
( t0 Z4 c8 L2 ^; T
// |(0 << ADC_SQR1_SQ4_Pos) //bit[28-24]: 4th 规则队列(5-bit 0~18)1 @9 V R/ I( w& ?- N& e( d
// |(0 << ADC_SQR1_SQ3_Pos) //bit[22-18]: 3rd 规则队列(5-bit 0~18)! z b1 o! A! l. b9 y
// |(0 << ADC_SQR1_SQ2_Pos) //bit[16-12]: 2nd 规则队列(5-bit 0~18)
; K" O/ @6 O" x' x9 q
// |(0 << ADC_SQR1_SQ1_Pos) //bit[10-06]: 1st 规则队列(5-bit 0~18)% L' }( y# }- A, j4 _
// |(0 << ADC_SQR1_L_Pos) //bit[03-00]: 规则通道队列长度' u$ A1 `+ H+ a1 [
;
: U3 s7 [2 S. `- q) j/ x; l
ADC1->SQR2 = (ADC1->SQR2 & 0xe0820820)% x8 J% U% u! V# X+ W
// |(0 << ADC_SQR2_SQ9_Pos) //bit[28-24]: 9th 规则队列(5-bit 0~18)
5 h" {+ g. n' y& I. y* e1 V8 u( F
// |(0 << ADC_SQR2_SQ8_Pos) //bit[22-18]: 8th 规则队列(5-bit 0~18)1 S9 n& e' f2 @ n- W) y. U9 y+ t, Z
// |(0 << ADC_SQR2_SQ7_Pos) //bit[16-12]: 7th 规则队列(5-bit 0~18)
$ f6 J' {7 d8 }) J" g a
// |(0 << ADC_SQR2_SQ6_Pos) //bit[10-06]: 6th 规则队列(5-bit 0~18)
7 I, f, J: J' e5 B
// |(0 << ADC_SQR2_SQ5_Pos) //bit[04-00]: 5th 规则队列(5-bit 0~18): K4 p- h, c7 F; z& Y( }3 |2 `
;0 J% j$ s d8 {3 b1 K$ k
ADC1->SQR3 = (ADC1->SQR3 & 0xe0820820)
0 x/ T; d' z. Y& T# u7 b
// |(0 << ADC_SQR3_SQ14_Pos) //bit[28-24]: 14th 规则队列(5-bit 0~18)
% ^& r, r" A) y
// |(0 << ADC_SQR3_SQ13_Pos) //bit[22-18]: 13th 规则队列(5-bit 0~18)
) g2 c# [4 R; d5 X
// |(0 << ADC_SQR3_SQ12_Pos) //bit[16-12]: 12th 规则队列(5-bit 0~18)4 n l$ ~3 ^: _1 q: B- ]: F
// |(0 << ADC_SQR3_SQ11_Pos) //bit[10-06]: 11th 规则队列(5-bit 0~18)
1 F& i8 `* O* O5 U3 O5 A O# ?0 c
// |(0 << ADC_SQR3_SQ10_Pos) //bit[04-00]: 10th 规则队列(5-bit 0~18)& g: o) F. T! }0 _
;! d9 q K4 t( I* |0 t! t' ~7 f
ADC1->SQR4 = (ADC1->SQR4 & 0xfffff820)4 x& Z: @7 z( a* Y/ H. r
// |(0 << ADC_SQR4_SQ16_Pos) //bit[10-06]: 16th 规则队列(5-bit 0~18)+ A) J' s4 }' O0 f
// |(0 << ADC_SQR4_SQ15_Pos) //bit[04-00]: 15th 规则队列(5-bit 0~18)
, T9 m0 A, ^; K6 o+ N* N( O+ x
;
& p, c. |! L1 \5 G
$ Z3 i% z$ [/ I3 J. ?
// ADC1->ISR 只读1 C2 V9 r- u' f$ n' M
// |ADC_ISR_JQOVF //bit10: 注入队列溢出
9 f/ w' c% `1 `
// |ADC_ISR_AWD3 //bit09: 模拟看门狗3 标志位' h7 I. X! K9 j
// |ADC_ISR_AWD2 //bit08: 模拟看门狗2 标志位7 i3 `, s1 z4 D- X" B! O& t
// |ADC_ISR_AWD1 //bit07: 模拟看门狗1 标志位* f- L' [1 B: m% X) O
// |ADC_ISR_JEOS //bit06: 注入通道队列转换结束标志（写1清零）
6 q4 D; g) O- W! o3 n' w
// |ADC_ISR_JEOC //bit05: 注入通道转换结束标志（读取清零）
# D5 F5 h6 b7 n
// |ADC_ISR_OVR //bit04: ADC溢出（数据被覆盖）
- p+ \, f' m/ v7 X6 ~1 D# Z
// |ADC_ISR_EOS //bit03: 规则转换队列结束
* q* o/ N" L8 G
// |ADC_ISR_EOC //bit02: 规则转换结束) C4 \- b" d, C1 w; C6 b
// |ADC_ISR_EOSMP //bit01: 采样结束标志
7 H! R8 n) v \& F3 G3 G
// |ADC_ISR_ADRDY //bit00: ADC准备就绪
9 M- {" e) \% f" M C( W
9 X4 L# ], X$ m: ^" ]( ?
ADC1->IER = (ADC1->IER & 0xfffff800); y j0 t0 ]- U$ g! h3 ?
// |ADC_IER_JQOVFIE //bit10: 注入队列溢出中断使能
& E4 @3 f, g6 k+ C
// |ADC_IER_AWD3IE //bit09: 模拟看门狗3 中断使能/ ~# N" J J0 c. i9 W/ N
// |ADC_IER_AWD2IE //bit08: 模拟看门狗2 中断使能
2 b* h9 y V7 B4 W: f
// |ADC_IER_AWD1IE //bit07: 模拟看门狗1 中断使能
: }5 r/ J) q! ?% v$ H3 o* A
// |ADC_IER_JEOSIE //bit06: 注入通道队列转换结束中断使能2 X; |7 Z' s! g/ T1 w" s
// |ADC_IER_JEOCIE //bit05: 注入通道转换结束中断使能
( X# r+ h J* V. |
// |ADC_IER_OVRIE //bit04: ADC溢出中断使能
1 b: R" @- Z0 `7 Z
// |ADC_IER_EOSIE //bit03: 规则转换队列结束中断使能; v( P0 ?1 Q" F% [/ a
// |ADC_IER_EOCIE //bit02: 规则转换结束中断使能
% Z3 F6 {* z- S, ]* ?# W$ Y2 X
// |ADC_IER_EOSMPIE //bit01: 采样结束中断使能& o% |- S! n+ Y N0 W) Z" y
// |ADC_IER_ADRDYIE //bit00: ADC就绪中断使能
: }& n/ e) I$ Z
;
/ U3 ~: ?& {: D+ I( [
- s1 I9 e/ k* X/ H1 I, E0 c2 f' h
9 {$ R0 q* y3 ~
ADC1->CFGR = (ADC1->CFGR & 0x80000000)- |6 u; j6 Y8 Z2 t0 f) t
// |ADC_CFGR_JQDIS //bit31: 注入队列禁止使能【1|禁止注入队列】
& j% Q9 T1 g u
// |(0 << ADC_CFGR_AWD1CH_Pos) //bit[30-26]: 模拟量看门狗1 通道选择 `4 m2 c1 Q) }( _
// |ADC_CFGR_JAUTO //bit25: 自动注入通道【1|自动注入组转换使能】
6 R: C/ O* ~8 n3 d% U3 J4 _( Q5 u
// |ADC_CFGR_JAWD1EN //bit24: 注入通道模拟量看门狗1 使能
- R$ S6 O( F8 p F
// |ADC_CFGR_AWD1EN //bit23: 规则通道模拟量看门狗1 使能
0 [: x# H0 w' Y f& R q* l+ |
// |ADC_CFGR_AWD1SGL //bit22: 【1|模拟量看门狗1 使能在单独通道上】
" l0 b; u3 m0 n% ^- F# v- L
// |ADC_CFGR_JQM //bit21: JSQR队列模式
) @- x! p6 H/ g" J9 B4 o* g
// |ADC_CFGR_JDISCEN //bit20: 注入通道上的不连续模式
) W# K0 ~* K5 J5 m! B3 j; M
// |(0 << ADC_CFGR_DISCNUM_Pos)//bit[19-17]: 不连续模式通道计数
p g# q2 X; g% c( U
// |ADC_CFGR_DISCEN //bit16: 规则通道上的不连续模式
+ D. M" _ t5 h* u8 b
// |ADC_CFGR_ALIGN //bit15: 数据左对齐【1|数据左对齐】
2 H1 c. }. @. A( e7 e
// |ADC_CFGR_AUTDLY //bit14: 延时转换模式开启
* y: i3 a7 j' \4 W! ]
// |ADC_CFGR_CONT //bit13: 单独/连续转换模式规则转换【0|单独转换模式】【1|连续转换模式】
f3 W& j2 _+ U* ?' b' K X2 j
// |ADC_CFGR_OVRMOD //bit12: 【0|溢出后保留老数据】【1|溢出后覆盖老数据】
+ F9 d4 h9 e; X ^$ q' R+ U( J* Z4 f
// |ADC_CFGR_EXTEN_1 //bit[11-10]: 外部触发极性选择
2 q& i& k- V4 L6 P7 O3 f
// |ADC_CFGR_EXTEN_0 // 【00|禁止外部触发】【01|上升沿】【10|下降沿】【11|上下都有效】
# I+ K0 M- i& j: G2 w9 B
// |(0 << ADC_CFGR_EXTSEL_Pos) //bit[09-05]: 外部触发源选择
2 A& Q$ I7 e. O3 N* r' W K
// |ADC_CFGR_RES_1 //bit[04-03]: 数据分辨率
, b4 y& U9 p0 R2 e# E( @
// |ADC_CFGR_RES_0 // 【00|12-bit】【01|10-bit】【10|8-bit】【11|6-bit】6 `- }# S) a; o5 j W$ _
// |ADC_CFGR_DMACFG //bit01: 【0|单次模式】【1|循环模式】
- C, I; Q- z5 Q, E+ a2 m; f* `
// |ADC_CFGR_DMAEN //bit00: 【0|禁止DMA请求】【1|使能DMA请求】7 k# U! H* U/ ^# B0 Q" c
;, f0 p/ m! ]* a; M
ADC1->CFGR2 = (ADC1->CFGR2 & 0xf1fef800)
- S0 q% O% ]7 K7 X2 o2 P
// |ADC_CFGR2_SMPTRIG //bit27: 采样时间控制触发模式,通过SWTRIG位控制采样时间和转换时间
3 x0 [7 a! _4 F: ?8 r" Q7 j; v
// |ADC_CFGR2_BULB //bit26: 【1|两次采样间隔的空闲进行下次采样】- T! M3 Z5 W( K* e
// |ADC_CFGR2_SWTRIG //bit25: 采样时间控制触发模式的软件触发位
: Z' l! W5 O4 i7 X9 x/ f% Z4 y
// |ADC_CFGR2_GCOMP //bit16: 增益补偿模式【1|所有通道增益补偿】
' s' u. `3 ~6 }$ P* d
// |ADC_CFGR2_ROVSM //bit10: 规则过采样模式【0|继续采样】【1|整个序列重新从头采样】! T8 G5 T( M( F( [0 I2 J
// |ADC_CFGR2_TROVS //bit09: 触发常规过采样
. @( O) b" G. P% {$ g2 D/ C
// |(0 << ADC_CFGR2_OVSS_Pos) //bit[08-05]: 过采样移位& ]& J: |+ N$ S7 ?: @
// |(0 << ADC_CFGR2_OVSR_Pos) //bit[04-02]: 过采样比率
2 V/ f4 H. S4 M3 I" N5 ^7 I& {
// |ADC_CFGR2_JOVSE //bit01: 注入过采样使能
9 I% T, Z- j/ A
// |ADC_CFGR2_ROVSE //bit00: 规则过采样使能0 D9 R/ O+ ], v3 R) |4 D
;
2 g$ u4 h6 I0 q3 C
5 \" @& J- d* \2 c2 V/ y4 O
ADC1->SMPR1 = (ADC1->SMPR1 & 0x40000000) D7 l2 D# U* Z: L6 ?
// |ADC_SMPR1_SMPPLUS //bit31: 【1|2.5-ADCCLK】【0|3.5-ADCCLK】为了使整个周期成为偶数，方便交错模式
) a0 s# h. h& y. D
// |(0 << ADC_SMPR1_SMP9_Pos) //bit[29-27]: 通道x采样时间选择
+ v& Y- k# n- P. r9 t) P' n$ N
// |(0 << ADC_SMPR1_SMP8_Pos) //bit[26-24]: 【000|2.5 ADC clock cycles】 0
6 A% I' F. W1 t! o
// |(0 << ADC_SMPR1_SMP7_Pos) //bit[23-21]: 【001|6.5 ADC clock cycles】 19 N; `9 @3 L; z! }- {# E. h, n
// |(0 << ADC_SMPR1_SMP6_Pos) //bit[20-18]: 【010|12.5 ADC clock cycles】 2; r/ V+ \4 K' m8 p$ T
// |(0 << ADC_SMPR1_SMP5_Pos) //bit[17-15]: 【011|24.5 ADC clock cycles】 3: C' {# {- c: F( W$ z$ ~4 W, I
// |(0 << ADC_SMPR1_SMP4_Pos) //bit[14-12]: 【100|47.5 ADC clock cycles】 4, O; z$ T8 w7 w4 s3 O7 P
// |(0 << ADC_SMPR1_SMP3_Pos) //bit[11-09]: 【101|92.5 ADC clock cycles】 5$ n; t2 a8 Q! V- f8 M$ X- u& g
// |(0 << ADC_SMPR1_SMP2_Pos) //bit[08-06]: 【110|247.5 ADC clock cycles】6
W V* ]4 W( W8 E I) I
// |(0 << ADC_SMPR1_SMP1_Pos) //bit[05-03]: 【111|640.5 ADC clock cycles】7# m8 |8 s* x5 q+ ^, R" ^/ H9 D
// |(0 << ADC_SMPR1_SMP0_Pos) //bit[02-00]: + J' h2 w; l) G& o" B
;
J: u, e3 h* a$ \2 s
ADC1->SMPR2 = (ADC1->SMPR2 & 0xf8000000)
% D, J, m9 |3 T& m c
// |(0 << ADC_SMPR2_SMP18_Pos) //bit[26-24]: 通道x采样时间选择2 i/ ~7 V* ^' ^: V/ r
// |(0 << ADC_SMPR2_SMP17_Pos) //bit[23-21]: 【000|2.5 ADC clock cycles】 0
/ q# Z! ~& O3 Z
// |(0 << ADC_SMPR2_SMP16_Pos) //bit[20-18]: 【001|6.5 ADC clock cycles】 1
# g9 ~) _; O, O0 c, r
// |(0 << ADC_SMPR2_SMP15_Pos) //bit[17-15]: 【010|12.5 ADC clock cycles】 2" b8 l2 @. h( ?7 n* ]4 o; i
// |(0 << ADC_SMPR2_SMP14_Pos) //bit[14-12]: 【011|24.5 ADC clock cycles】 36 `3 ^2 E) j1 A8 A
// |(0 << ADC_SMPR2_SMP13_Pos) //bit[11-09]: 【100|47.5 ADC clock cycles】 4$ ]$ o, j* ?' p- V
// |(0 << ADC_SMPR2_SMP12_Pos) //bit[08-06]: 【101|92.5 ADC clock cycles】 5# Q. {5 [- P! a$ e
// |(0 << ADC_SMPR2_SMP11_Pos) //bit[05-03]: 【110|247.5 ADC clock cycles】6
! k( r# v% A3 M2 h) C) F
// |(0 << ADC_SMPR2_SMP10_Pos) //bit[02-00]: 【111|640.5 ADC clock cycles】7" T8 t: s& |& h; w q6 P# D
;
7 u. W4 C" B* i) g& Q1 U' W" c
" P: p% w# K. D2 X) X% r2 m
ADC1->TR1 = (ADC1->TR1 & 0xf0008000)1 D) P |* M# w+ t1 z
// |(0x0000 << ADC_TR1_HT1_Pos)//bit[27-16]: 模拟看门狗1 高阈值(12-bit)
% N2 y1 t5 L$ f% a
// |(0 << ADC_TR1_AWDFILT_Pos) //bit[14-12]: 模拟看门狗滤波参数连续出现x+1（x!=0）次越限才被视为有效【0|无滤波】+ N& v9 @$ J1 i% x. [
// |(0x0000 << ADC_TR1_LT1_Pos)//bit[11-00]: 模拟看门狗1 低阈值(12-bit)3 G: j4 Q6 j* S
;; Y4 L: U- Q. R/ V1 \# K% W
ADC1->TR2 = (ADC1->TR2 & 0xff00ff00)
& e% }$ H5 Q4 i6 v4 @* H
// |(0x0000 << ADC_TR1_HT2_Pos)//bit[23-16]: 模拟看门狗2 高阈值(8-bit)0 Y4 e% A& k4 @! C# ~/ U
// |(0x0000 << ADC_TR1_LT2_Pos)//bit[07-00]: 模拟看门狗2 低阈值(8-bit)
# R4 T- p9 N2 Y& G( E$ O
;% k1 s0 |1 s/ T" N% [
ADC1->TR3 = (ADC1->TR3 & 0xff00ff00)
' L3 I) Z, _" `( \ J* C
// |(0x0000 << ADC_TR1_HT3_Pos)//bit[23-16]: 模拟看门狗3 高阈值(8-bit)
: e6 G! G9 N8 h) [
// |(0x0000 << ADC_TR1_LT3_Pos)//bit[07-00]: 模拟看门狗3 低阈值(8-bit)
1 Y h; n) o- ^; ~1 b
;& |" O- J, O/ P L$ J1 T
; |. b& i$ D5 ^. ?3 t+ i3 K
$ s' J) X7 Y4 I; v8 f- }% _; V) y- ?
// ADC1->DR 只读（共32-bit，16-bit有效） ADC规则数据寄存器
( T! |! q, T' f) j
// ADC1->JSQR = (ADC1->JSQR & 0x04104000);: A E9 U k. ^; j; K9 T! ~3 A
// ADC1->OFR1//偏移 t# S6 K, p; M6 h6 m
// ADC1->JDR1//注入采样数据
. W$ b% ~! n0 w% k+ D( @( V+ Q
// ADC1->AWD2CR- {1 H2 { o y- q: _# n
// ADC1->AWD3CR# W# n/ ^ p" `/ s$ R9 L& C4 _
/ A1 Z! R' M+ g0 E7 w; w5 Y) B
# ?; ?( B; t" `& l ^" z
// ADC1->CALFACT = (ADC1->CALFACT & 0xff80ff80)
' a/ `( \5 I6 Z4 h5 K
// |(0 << ADC_CALFACT_CALFACT_D_Pos)//bit[22-16]: 差分校准系数2 v- K( S. J- |8 U* w# M
// |(0 << ADC_CALFACT_CALFACT_S_Pos)//bit[06-00]: 单端校准系数
) Q( X0 O/ W' X; ~
// ;1 Y5 d0 R/ k' F- ~3 z
- @% |3 n6 G& [) d: t) K* W, W$ F
// ADC1->GCOMP = (ADC1->GCOMP & 0xffffc000)( [+ B( i3 O1 T* S9 ~; n
// |0x0000 //bit[13-00]: 增益（14-bit]/ o# X8 ~+ @# c4 K
// ;. J- V9 {3 z( j; \9 v
+ k, [) G! d: b, S" |
// ADC12_COMMON->CSR 只读4 K( l% \8 p: }: B7 Q( t1 i
// ADC_CSR_JQOVF_SLV //bit26: 从 ADC注入溢出
/ j& L# q, @0 C
// ADC_CSR_AWD3_SLV //bit25: 从模拟看门狗35 n3 m" t2 h+ h/ `' w' S6 ]* ?
// ADC_CSR_AWD2_SLV //bit24: 从模拟看门狗2 标志位
' s/ i# y) [; S# B/ q0 F# Y7 g0 X" A
// ADC_CSR_AWD1_SLV //bit23: 从模拟看门狗1 标志位
$ {0 l! @ a& k# j
// ADC_CSR_JEOS_SLV //bit22: 从注入通道队列转换结束标志（写1清零）
* s6 J( ]% O: ?# ?9 l9 V
// ADC_CSR_JEOC_SLV //bit21: 从注入通道转换结束标志（读取清零）) e2 B! G6 o- u* E5 T# I s* Q
// ADC_CSR_OVR_SLV //bit20: 从 ADC溢出（数据被覆盖）* b _7 F- r" j% C1 Z" ?; ~; x- f( }
// ADC_CSR_EOS_SLV //bit19: 从规则转换队列结束' W1 z- e: X: G) K1 X
// ADC_CSR_EOC_SLV //bit18: 从规则转换结束
$ h6 E( I7 d8 }* v% M
// ADC_CSR_EOSMP_SLV //bit17: 从采样结束标志: @" I% y W( |
// ADC_CSR_ADRDY_SLV //bit16: 从 ADC准备就绪
9 v- I0 P ^5 ^3 \; s5 E
// ADC_CSR_JQOVF_MST //bit10: 主 ADC注入溢出
0 w/ ^. ?. R% v: R+ o8 P5 U* C
// ADC_CSR_AWD3_MST //bit09: 主模拟看门狗3. v! \! D" E" T
// ADC_CSR_AWD2_MST //bit08: 主模拟看门狗2 标志位
5 V( M( G& Y$ S; k
// ADC_CSR_AWD1_MST //bit07: 主模拟看门狗1 标志位 h. u' k% Q; n" o
// ADC_CSR_JEOS_MST //bit06: 主注入通道队列转换结束标志（写1清零）
% b6 y7 Z3 S& X2 r" b" |
// ADC_CSR_JEOC_MST //bit05: 主注入通道转换结束标志（读取清零）6 H) ^6 H- @" [0 P: N. p2 M% ~- P
// ADC_CSR_OVR_MST //bit04: 主 ADC溢出（数据被覆盖）
7 U* ~0 P5 @6 t
// ADC_CSR_EOS_MST //bit03: 主规则转换队列结束0 U8 S v9 A" I* _6 ]( p9 A
// ADC_CSR_EOC_MST //bit02: 主规则转换结束) F+ w; H8 B1 O% ^! l
// ADC_CSR_EOSMP_MST //bit01: 主采样结束标志( l2 ^8 K$ s. l; A8 @
// ADC_CSR_ADRDY_MST //bit00: 主 ADC准备就绪
8 Q, N! @, n( u O* P& P' \( L/ v
! Z" b8 r0 T1 [( D% W
ADC12_COMMON->CCR = (ADC12_COMMON->CCR & 0xfe0010e0)1 B1 D6 N) u7 N* D
// |ADC_CCR_VBATSEL //bit24: VBAT选择【0|VBAT禁止】【1|VBAT使能】
: W, D. Q: H l t
// |ADC_CCR_VSENSESEL //bit23: VTS选择【0|VTS温度传感器通道禁止】【1|VTS温度传感器通道使能】
6 B* [' v% `- K' J b
// |(0 << ADC_CCR_PRESC_Pos) //bit[22-18]: ADC 预分频【0|输入ADC时钟不分频】【1|输入ADC时钟2分频】【2~11|4/6/8/10/12/16/32/64/128/256】
+ R( M. h( i* t6 c/ x
// |(0 << ADC_CCR_CKMODE_Pos) //bit[17-16]: ADC 时钟模式【0|异步模式adc_ker_ck RCC中选择】【1| adc_hclk/1】【2| adc_hclk/2】【3| adc_hclk/4】
2 y3 n( C& r2 I- i; O0 l, b c& V
// |(0 << ADC_CCR_MDMA_Pos) //bit[15-14]: 双AD模式下的DMA模式【0|禁用DMA】【1|保留】【2|12-bit或者10-bit模式】【3|8-bit或者6-bit模式】
( H2 S3 W: d5 y1 q( [
// |ADC_CCR_DMACFG //bit13: 双ADC模式下的DMA配置【0|单次模式】【1|循环模式】
3 m% {6 k+ s* q4 ]4 X
// |(0 << ADC_CCR_DELAY_Pos) //bit[11-08]: 双交错模式下的两次采样间隔
, Z4 W1 ]. E- z! K* O6 _4 m
// |(0 << ADC_CCR_DUAL_Pos) //bit[04-00]: 双ADC模式选择【720page】9 D: R: c+ |) p
;: i& X* g* c: D8 i
// ADC12_COMMON->CDR 只读
3 k9 a/ d9 O6 [7 |, ^6 X5 F
// // ADC_CDR_RDATA_SLV# E' F6 ]# C2 h! a: n
// // ADC_CDR_RDATA_MST' s! P h1 h$ c" d, y0 u1 n; \% o