你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

基于STM32H7使SDMMC1分散加载

[复制链接]
STMCU小助手 发布时间:2023-3-11 22:23
先来一张中文参考手册中的系统架构图,可以看到,STM32H7系列包含两个SDMMC控制器:SDMMC1和SDMMC2。

2020042810074782.png

在芯片手册中的架构图能够更直观地看出来:

20200428103709907.png

SDMMC内部集成一个IDMA,H7系列有很多总线主设备,包括DMA1、DMA2、BDMA、MDMA、DMA2D,还包括IDMA和以太网DMA这种专用DMA。

20200428101952116.png

查看系统架构图和关于总线主设备的描述:
SDMMC1和SDMMC2相比,和SRAM1、SRAM2都没有构成总线矩阵,只能访问AXI SRAM区域的内存。

20200428102256498.png
202004281013193.png


所以我们的使用IDMA进行SD卡的访问时,buffer必须放在AXI SRAM上面。

观察SRAM的分配,可以知道AXI SRAM分布在从0x24000000开始的512K区域上:

20200428103349402.png

202004281043205.png

那么我们第一种情况,在编译器上只描述一部分内存DTCM:

20200428104636191.png

在进行变量定义的时候强制指定地址:
  1. __attribute__((at(0x24000000))) uint8_t Buffer_Block_Tx[MULTI_BUFFER_SIZE/4];
  2. __attribute__((at(0x24040000))) uint8_t Buffer_Block_Rx[MULTI_BUFFER_SIZE/4];
复制代码

可以看到指定的两个数组已经存在了AXI内存上,其他的都是DTCM内存上:

20200428104916712.png

如果我们的工程配置上直接分配好了内存区域,这里使能了DTCM和AXI-SRAM内存:

20200428102455716.png

这里我们并没有强制指定地址:
  1. uint8_t Buffer_Block_Tx[MULTI_BUFFER_SIZE/4];
  2. uint8_t Buffer_Block_Rx[MULTI_BUFFER_SIZE/4];
复制代码

但是因为SRAM2的size要大一些,所以优先分配到SRAM2:

20200428105136958.png

所以也是被分配在了AXI内存区域上。
————————————————
版权声明:小盼你最萌哒


收藏 评论0 发布时间:2023-3-11 22:23

举报

0个回答

所属标签

相似分享

官网相关资源

关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32N6 AI生态系统
STM32MCU,MPU高性能GUI
ST ACEPACK电源模块
意法半导体生物传感器
STM32Cube扩展软件包
关注我们
st-img 微信公众号
st-img 手机版