请选择 进入手机版 | 继续访问电脑版

你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

基于STM32F10xx存储器和系统架构经验分享

[复制链接]
攻城狮Melo 发布时间:2023-11-4 19:45
一、系统架构
$ T- K' N0 _1 K, M在小容量、中容量和大容量产品 中,主系统由以下部分构成:
% {1 u2 e9 o; }$ a" E% K
6 k. e, P3 @8 t6 W; l. U) i' J四个驱动单元 :% [* C) p: r3 k7 l1 H2 K* @
Cotex-M3内核、DCode总线(D-bus)和系统总线(S-bus)
  o3 D4 J! ?( T0 H. c1 d$ N7 l8 v通用DMA1和通用DMA2
! K$ p, C+ b7 [! g6 W/ `
四个被动单元
! b% I. Y" F1 W: \4 E! n内部SRAM1 V% s, D, M+ @! o/ ?7 g( H
内部闪存存储器4 U# s+ y- x, A/ R" W
FSMC0 ~: S$ i" W* |4 p
AHB到APB的桥(AHB2APBx),它连接所有的APB设备
5 F7 L+ y9 X" ^* C! H7 F9 ^/ d) X& s5 y) b: p, f
这些都是通过一个多级的AHB总线结构 相互连接的,如下图图1所示:
; O7 H! ^' |: I1 t1 P3 z

1 I) q: x( h- W- C% Q" a5 B* I
图1 系统架构图片

/ U& X1 m( ~1 c
微信图片_20231104194322.png

. b) X) g/ D# b7 }
8 ^4 m: c' _+ o" ]0 p$ M, S3 u, P在互联性产品 中,主系统由以下部分构成:8 v! ^7 ~$ L, W) h; ~" w; @
五个驱动单元
3 ^  w: `9 F% `Cotex-M3内核、DCode总线(D-bus)和系统总线(S-bus)9 _4 F% x* H4 w2 _! g; u/ F
通用DMA1和通用DMA2
! U6 [. N/ C: Y以太网DMA
9 `8 B* j* K1 I
4 t. s6 d$ _+ `' `; f" n+ r
三个被动单元
6 i- M. o. Q0 i内部SRAM
( j* k1 j, v! E/ l) I0 ?内部闪存存储器
/ e7 {& J  p, J( q' qAHB到APB的桥(AHB2APBx),它连接所有的APB设备 这些都是通过一个多级的AHB总线结构 相互连接的,如下图图2所示3 V8 L7 L8 Y4 [) t/ X
9 i7 T4 L$ ?6 s6 ?- F. R3 R
图2 互联型产品系统架构
" `  V' r( j( `7 `
微信图片_20231104194325.png
+ N9 `* J- I" b0 Z

" {0 S1 W8 d- g- b2 y
. g5 j1 P, J; r9 v4 i  g8 i% E1.1 ICode总线$ Y; B. ]9 U0 P6 }8 x
该总线将Cortex-M3内核的指令总线与闪存指令接口相连接。指令预取 在此总线上完成。) O# L0 Q2 g5 }

+ Y- D& r9 V6 Z& U7 ?1.2 DCode总线
. o8 B) Q, _1 g4 B" I( J7 z该总线将Cortex-M3的内核的DCode总线与闪存存取器的数据接口相连接(常量加载和调试访问)。; ^: ~( @/ Z! b- `5 c* D

( ?( v0 D7 v+ [! R5 C5 d* A; ?) E( e1.3 系统总线
. b% ^$ m) [- [) N* S5 j! D
此总线连接Cortex-M3内核的系统总线(外设总线)到总线矩阵,总线矩阵协调着内核和DMA间的访问。: M/ }) x: v' {' _6 V; m2 q, a( x

% u& N* `! I6 ~3 c6 z: W8 h1 H1.4 DMA总线
& g8 a  l$ ~3 \. b$ R; o+ m5 z8 _3 k此总线将DMA的AHB主控接口和总线矩阵相联,总线矩阵协调着CPU的DCode和DMA到SRAM、闪存和外设的访问。
& x, x, D& B5 r
- ?- t8 Z3 `2 v  I
1.5 总线矩阵
7 ?4 d# @) |* n6 n4 z7 o
总线矩阵协调内核系统总线和DMA主控总线之间的访问仲裁,仲裁利用轮换算法 。在互联型产品中,总线矩阵包含5个驱动部件(CPU的DCode、系统总线、以太网DMA )和3个从部件(闪存存储器接口(FLITF)、SRAM和AHB2AP桥)。在其他产品中总线矩阵包含4个驱动部件(CPU的DCode、系统总线、DMA1总线和DMA2总线)和4个被动部件(闪存存储器接口(FLITF)、SRAM、FSMC 和AHB2APB桥)。AHB外设通过总线矩阵与系统总线相连允许DMA访问。
; s; f: [; L' L" [; L
* E" Q; V% m/ I1 z1.6 AHB/APB桥(APB)
$ @6 Q. F2 E" k两个AHB/APB桥在AHB和两个APB总线间提供同步连接。APB1操作速度限于36MHz,APB2操作于全局(最高72MHz)。有关连接到每个桥的不同外设的地址映射请参考表1。
3 A# o" t1 v& Y- @" F" X2 I
' R, x6 t  H( r: V. `/ X/ {) C/ H5 O, E在每一次复位之后,所有除SRAM和FLITF以外的外设都被关闭,在使用一个外设之前,必须设置寄存器RCC_AHBENR来打开该外设的时钟。
  }1 b% I2 Q9 i7 ]+ O

* h4 V' V- |7 \3 l注意 :当对APB寄存器进行8位或者16位访问时,该访问会被自动转换成32位的访问:桥会自动将数据扩展以配合32的向量。, m! N, ?" c, ~1 I4 {( E! b0 h9 G
" v+ [3 u5 v( D# a' V) [& c

/ E9 s8 x0 `0 B: |! N( `% ~" w二、储存器组织! ~' ^$ S# F5 x0 a
程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个4GB 的线性地址空间内。数据字节以小端格式存放在存储器中。一个字里的最低地址被认为是该字的最低有效字节,而最高地址字节是最高有效字节。* \8 A0 @5 I* f) a  i, E- E

; [$ M/ ^  v  F可访问的存储器被分成8个主要块 ,每个块为512MB。* H  ~* Y6 l9 \8 Y. ]% j7 I

  C! a5 y4 F, L其他所有没有分配给片上存储器和外设的存储器空间都是保留的地址空间。$ r+ t8 c; S2 j) @

; C% S: M* N( ?

8 d/ r1 Y; R: y; S# Y三、存储器映像0 w4 i* }9 E5 Y
请参考相应器件的数据手册中的存储器映像图。表1列出了所用STM32F10xxx中内置外设的起始地址 。7 v0 h7 B' ~% H8 s" }& g* X

+ I) o9 j2 z" u8 }1 u9 x. }表1 寄存器组起始地址5 a, o$ X5 f# _7 h. R( ?
微信图片_20231104194449.png
! [# D( k3 Y6 Y/ h
! J9 m* \8 T! o+ ^3 \ 微信图片_20231104194512.png
) Z3 N/ ]/ q7 m& i7 @" K2 s; b- L( Y$ F
3.1 嵌入式SRAM
; b  {0 L5 x7 G7 x
STM32F10xx内置64K字节的静态SRAM。它可以以字节、半字(16位)或全字(32位)访问。SRAM的起始地址是0x2000 0000 。
4 ]7 ^& F5 a+ k" {& O. j
$ A1 |4 Z5 {9 C; F' }3.2 位段
  e2 W6 V; P5 T4 n. A% q; I' p" zCortex-M3存储器映像包括两个位段(bit-band)区 。这两个位段区将别名存储器 区的每个字映射到位段存储区 的一个位,在别名存储区写入一个字具有对位段区的目标位执行读-改-写操作的相同效果。
2 o9 @0 S% t5 H; U. z

+ }8 Q- C8 f- \9 Y: n8 t在STM32F10xx里,外设存储器和SRAM都被映射到一个位段区里,这允许执行单一的位段的写和读操作。下面的映射公式给出了别名区中的每个字是如何对应位段区的相应位的:
1 K$ I" B5 b. |1 p( v7 F4 M% _! j6 |0 h! g" p
bit_word_addr = bit_band_band + (byte_offset × 32) + (bit_number × 4)# w7 ^" n4 j: C5 o) H, |  B, B

2 d% j+ i' c4 |! ~其中:
" Y5 J7 |) X0 Qbit_word_addr是别名存储区中字的地址,它映射到某个目标位。
9 }$ d: l' q* Q/ ~4 Q/ u- c9 Z
$ ]) B: {' D' j: Z6 S/ Pbit_band_base是别名区的起始地址。8 z8 B, W1 E7 E
) j2 I2 L% B5 V8 K! ]. i  B
byte_offset是包含目标位的字节在位段里的序号。
$ W6 `. J0 _! j3 C; [! B+ G
7 u. ^7 z  Q: F( N
bit_number是目标位所在地址(0-31) 例子 :下面的例子说明如何映射别名区中SRAM地址为0x20000300的字节中的位2:/ D% m" \3 p. R3 L* @% l
) N* p3 z2 b6 x4 y1 ^
0x22006008 = 0x22000000 + (0x300 × 32) + (2 × 4)1 T* m5 Y6 H9 I8 t" R' Y5 `, z
( o* ?: I5 |$ g7 N
对0x22006008地址的写操作于对SRAM中地址0x20000300字节的位2执行读-改-写操作有着相同的效果。读0x22006008地址返回SRAM中地址0x20000300字节的位2的值(0x01或0x00)。$ x: ~$ Z- b! i+ K4 \* B

/ _* t) u8 T) S5 x

+ S- T3 U! u6 X1 |0 a3.3 嵌入式内存
+ M9 F% I. E" R' d" r0 |高性能的闪存模块有以下的主要特征:* r0 ~: z! A8 s
高达512字节闪存存储器结构:闪存存储器有主存储块 和信息块 组成. |. v( P, ]* T/ A' w
互联型产品有2360×64位(见表5)。- N' B( b0 Q1 k5 M* B) L
其他产品有258×64位(见表2、表3、表4)。闪存存储器接口的特性为:7 i2 E8 b$ P& Y( N, _! {3 f9 z
小容量产品主存储块最大为4k×64位,每个存储块划分为32个1K字节的页(见表2)。- j: N. Z* f: T
中容量产品主存储块最大为16K×64位,每个存储块划分为128个1K字节的页(见表3)。; v6 k+ j: i5 b
大容量产品主存储块最大为64K×64位,每个存储块划分为256个2K字节的页(见表4)。
4 ^# w7 c3 B: [# c互联型产品主存储块最大为32K×64位,每个存储块划分为128个2K字节的页(见表5)。; ^: r6 z6 u- f# g+ g
主存储块容量
4 N6 [2 w2 y& Z! e! h信息块容量
' ?" w7 Z5 h4 P2 M3 f( ~' r. z; f5 y$ F5 Z) W, ~" I
带预期缓冲器 的读接口(每字为2才64位)
. D/ H* p# Z2 R/ \" ?6 g选择字节加载器4 s  M; w9 {& g% P: Q3 Y
闪存编程/擦除操作  D! @$ w  G) a2 `# Q
访问/写保护
7 C* C' W) V$ P8 |8 s  B4 m
7 k6 n- y. r/ F2 A7 \; W" b& M
表2 闪存模块的组织(小容量产品)
6 U( E8 w  U+ B3 X2 O% ?) s  r
微信图片_20231104194516.png

5 l& o1 Q. Q) i' [; _( v( C9 s+ \* g' U8 O1 R  H
表3 闪存模块的组织(中容量产品)
8 T" b7 p+ R) c/ m: E 微信图片_20231104194519.png
$ E& o& ?2 z: n9 Q
& @/ Q/ g- @" N6 G3 Y& w  V& Y
表4 闪存模块的组织(大容量产品)
) k% u; S6 }! c' g0 G4 c4 y* _' n 微信图片_20231104194522.png 5 A. w! u' I5 l) I, T) c5 X. x) x

$ o; W, l/ u# D. P% _+ `表5 闪存模块的组织(互联型产品)" r* Q) z" S8 {' U5 D! q( L2 K$ Z
微信图片_20231104194524.png   X5 g+ o% X2 m3 W1 S

) D9 V7 d6 G3 P3 \( E$ E2 D) ^: ]& ]9 F, P
3.3.1 闪存读取
$ _! h) l0 H4 k+ e5 I! Q闪存的指令和数据访问是通过AHB总线完成。预取模块是用户通过ICode总线读取指令的。仲裁是作用在闪存接口,并且DCode总线上的数据访问优先。读访问可以有以下配置选项:! ]/ R1 Z! p- Q/ K& A
等待时间:可以随时更改的用于读取操作的等待状态的数量。' i+ H2 g# N$ d$ ?$ d0 U
预取缓冲区(2个64位):在每一次复位以后被自动打开,由于每个缓冲区的大小(64位)与闪存的带宽相同,因此只需通过一次读闪存的操作即可更新整个缓冲区的内容。由于预取缓冲区的存在,CPU可以工作在更高的主频。CPU每次取指最多为32位的字,取一条指令时,下一个指令已经在缓冲区中等待。
- p0 J1 ~4 b" Q% D半周期:用于功耗优化
' t1 r& N- i& r8 C% d) b7 V% ^3 l0 l7 A* V: t* P  Q; K/ v, o9 u
注:1.  这些选项与闪存存储器的访问时间一起使用。等待周期体现在系统时钟(SYSCLK)时钟与闪存访问时间的关系 - 0等待周期,当  G2 A: u% D5 ^+ g0 {. ]$ _

; V' H/ M1 ]( U( ~% u* a3 A
$(7BFNB)5ACH[_2~R)SXCAU.png

2 W4 H" `: w5 F( I+ _
5 R) R5 ]# l, Q3 G% ]7 e5 ]2.半周期配置不能与使用了预分频器的AHB一起使用,时钟系统应该等于HCLK时钟。该特性只能在时钟频率为8MHz或者低于8MHz时,可以直接使用内部RC振荡器(HSI),或者主振荡器(HSE),但不能用PLL。4 N; M; j' i$ d/ T

* V' i1 B5 B7 n7 [, S( M* b3.当AHB预分频系数不为1时,必须置预取缓冲区处于开启状态。* e  `) i  p2 d) t/ p! Q6 u

; ]& L" E# o2 h5 f' X1 `
4.只有在系统时钟(SYSCLK)小于24MHz并且没有打开AHB的预分频器(即HCLK必须等于SYSHCLK)时,才能执行预取缓冲器的打开和关闭操作。一般而言,在初始化过程中执行预取缓冲器的打开和关闭操作,这时微控制器的时候由8MHz的内部RC震荡器(HSI)提供。# L; a+ k* C. A2 m* I8 K
, j$ O4 U* F" c# L" T4 f# E
5.使用DMA:DMA在DCode总线上访问闪存存储器,它的优先级比ICode上的取指高。DMA在每次传送完成后具有一个空余的周期。有些指令可以和DMA传输一起执行。, N6 P1 Q) W) F

) ~7 E5 U; U, q, Q+ \' `

/ B4 D$ ?7 _7 c$ v  e$ E3.3.2 编程和擦除闪存( E$ c. ]* J, J( V1 S
闪存编程一次可以写入16位(半字)。闪存擦除操作可以按页面擦除或完全擦除(全擦除)。全擦除不影响信息块。为了确保不发生过度编程,闪存编程和擦除控制器块是由一个固定的时钟控制的。写操作(编程或擦除)结束时可以触发中断。仅当闪存控制器接口时钟开启时,此中断可以用来从WFI模块退出。6 M' e, V8 L8 v! _$ n# P
5 g; P. q2 E7 l( j+ f1 i* q5 {

) z% A% d+ I) |# @, G, L四、启动配置
: B- z. o* ]: c9 A& k3 U在STM32F10xxx里,可以通过BOOT[1:0]引脚选择三种不同启动模式。
5 c3 {. @6 K( Y9 j" D+ ^0 C6 N" A# X( R1 L6 L- g- O+ |/ q
表6 启动模式9 M$ u" y: Y. x9 d# E5 v, ~  i
微信图片_20231104194527.png ' i% M" x2 L5 E  E; X6 j% I/ b

7 @% R7 z) m+ z8 Q& }2 H& ^% m在系统复位后,SYSCLK的第4个上升沿,BOOT引脚的值将被锁存。用户可以通过设置BOOT1和BOOT0 引脚的状态,来选择在复位后的启动模式。" m1 y: }% R5 s3 j

# C+ c! ?6 u2 }- U& X- d4 E8 Y0 G! ]在从待机模式退出时,BOOT引脚的值将被重新锁存;因此,在待机模式下BOOT引脚应保持为需要的启动配置,在启动延迟之后,CPU从地址0x00000000获取堆栈顶的地址,并从启动存储器的0x00000004指示的地址开始执行代码。+ _3 X& t2 d5 F, {5 c& R1 w: O/ S

# H9 i2 n9 Y% T. y" x! a1 ?9 |- a. q; s因为固定的存储器映像,代码区使用从地址0x0000 0000开始(通过ICode和DCode总线访问),而数据区 (SRAM)始终从地址0x2000 0000开始(通过系统总线访问)。Cortex-M3的CPU始终从ICode总线获取复位向量,即启动仅适用于从代码区开始(典型地从Flash启动)。* t6 d7 V8 E0 Q; _" E

& T( A+ ~* G' F7 ISTM32F10xxx微控制器实现了一个特殊的机制,系统不仅仅可以从Flash存储器或系统存储器启动,还可以从内置SRAM启动。, ]& e, S! m( _1 z8 W! E4 `4 Q

/ ~3 A4 {6 v: P) b/ M% {根据选定的启动模式,主闪存存储器、系统存储器或SRAM可以按照以下方式访问:
- U7 x% w. P4 ~7 U5 ?7 H
- P7 c8 |+ d* ?" e- H从主存存储器启动:主闪存存储器被映射到启动空间(0x0000 0000),但仍然能够在它原有的地址(0x0800 0000)访问它,即闪存存储器的内容可以在两个地址区域访问,0x0000 0000或0x0800 0000。
6 t* J4 Z' C- A" r从系统存储器启动:系统存储器被映射到启动空间(0x0000 0000),但仍然能够在它原有的地址(互联型产品原有地址为0x1FFF B000,其它产品原有地址为0x1FFF F000)访问它。4 x! ?; R5 l4 W+ R
从内置SRAM启动:只能在0x2000 0000开始的地址区访问SRAM。
6 k+ d9 V4 }5 J: ~) U注:当从内置SRAM启动,在应用程序的初始化代码中,必须使用NVIC的异常表和偏移寄存器重新映射向量表至SRAM中。
3 z5 X2 T8 K- n% w& |
- S1 i. V1 F( q! T9 V$ q" |$ Q& ~2 E内嵌的自举程序2 n$ `# @9 j% q
内嵌的自举程序存放在系统存储区,由ST在生产线上写入,用于通过可用的串行接口对闪存存储器进行重新编程。  {. l, `- m. {- b' V5 H
对于小容量、中容量和大容量的产品而言,可以通过USART1接口启用自举程序。% z, v! P/ @2 _% q
对于互联型产品而言,可以通过以下某个接口启动自举程序:USART1、USART2(重映像的)、CAN2(重映像的)或USB OTG全速接口的设备模式(通过设备固件更新DFU协议)。USART接口依靠内部8MHz振荡器(HSI)运行。只有在外部使用8MHz、14.7456MHz或25MHz时钟(HSE)时,才能使用CAN或USB OTG接口。, v; r* \0 e4 g

- ~; j* M+ [2 W4 m$ B
* f! Z: F5 d- D& C转载自: 嵌入式产品侠
" x6 r3 f* G! E) V# x, L7 K如有侵权请联系删除
; ^0 }. n3 w! |5 g
4 I; w4 G. X* `5 r8 n) ~& ]
% \4 i( U: ~( W
收藏 评论0 发布时间:2023-11-4 19:45

举报

0个回答
关于意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新和工艺
招聘信息
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
关注我们
st-img 微信公众号
st-img 手机版