3. Cache 一致性问题
3.1 什么是 cache 一致性问题
所谓的 Cache 一致性问题， 主要指的是由于 D-cache 存在时，表现在有多个 Host（典型的如 MCU 的 Core， DMA 等）访问同一块内存时， 由于数据会缓存在 D-cache 中而没有更新实际的物理内存。
# d3 {: z0 w( S2 \& }8 A) d
在实际应用中，有以下两种情况：

" c, D  S( E$ G第一种情况是当有写物理内存的指令时，Core 会先去更新相应的 cache-line（Write-back 策略），在没有 clean 的情况下，会导致其对应的实际物理内存中的数据并没有被更新，如果这个时候有其它的 Host（如 DMA）访问这段内存时，就会出现问题（由于实际物理内存并未被更新，和 D-cache 中的不一致），这就是所谓的 cache 一致性的问题。

5 ~$ h$ d$ a8 g1 i# c

2 f* s! U& p, h$ p
$ a' y6 B. H4 X9 k3 _

图3.1 Cache 一致性问题 第1种情况

; ]+ W6 W& _. @! S4 V. y
2 ~9 ^" `. t: ?# {. L+ n, h) R第二种情况是 DMA 更新了某段物理内存（DMA 和 cache 直接没有直接通道），而这个时候 Core 再读取这段内存的时候，由于相对应地址的 cache-line 没有被 invalidate，导致 Core 读到的是 cache-line 中的数据，而非被 DMA 更新过的实际物理内存的数据。
+ x( ^+ v" f0 {5 k
7 F( A! {( j1 \- n- S( W

图3.2 Cache 一致性问题 第2种情况

- F" [. q7 M2 `# F5 E. |& `
3.2 如何处理 cache 一致性问题
我们知道，Cache 机制是为了提高存储系统的平均读写性能而设计的，但是这种机制带来了数据一致性问题，然而，却没有对一致性的硬件支持。

1 {1 t3 e  L7 x6 d# K% F1 z! t因此为了解决一致性问题，一个办法就是禁用 Cache（cache 都禁用了，肯定不会有 cache 一致性的问题啦~）。但是如果你选择使用 STM32F7 这样高性能的微控制器，又不使用其带来的高性能特性，那你为什么要用 F7 呢，用 F3、F4 不就得了么？所以为了提高性能，还是使能 cache，并积极解决 cache 一致性问题吧。
$ c) }6 e% C$ M- n# o' V
好吧，解决 STM32F7 的 cache 一致性问题，有两种可选方案：

所有的共享存储器都定义为共享属性
) Z5 r0 F" g5 C! v6 o3 U% \
/ N8 p# w5 F: u6 ^# _1 Z( A- i/ q# ]这些区域将默认不被缓存到 D-Cache。
所有的操作都直接针对二级存储器（内部Flash，外部存储器），性能降低。
因为缓存对这些区域是透明的，写软件更容易。
! j3 [" X/ O4 t1 C+ r/ C% w
6 y6 P. o* s, G2 F/ N& F通过软件进行cache的维护
（1）Cortex-M7 的写操作要是全局可见的

使用透写属性（通过 MPU 设置）。
使用 SIWT@CACR（Shared = Write Through）。
0 E, h3 T) K+ l: _5 R通过指令清 D-cache，然后所有更新位置禁止 D-Cache操作。
（2）其他主设备的写操作要对 Cortex-M7 可见

比如作废 Cortex-M7 Dache 中数据。
3.3 示例
: v" x0 `* t7 E2 x& q3.3.1 程序描述
4 C/ ]5 h: V( }+ O% o% w（1）首先将地址 0x20020000（SRAM1）处开始的 128 字节初始化为 0x55。
（2）将 Flash 中的 128 字节的常量数组 aSRC_Const_Buffer 拷贝到 SRAM1 地址 0x20020000（pBuffer）。
（3）配置并使能 DMA，通过 DMA 将数据从 SRAM1 的地址 0x20020000 处拷贝到 DTCM RAM 中的数组 aDST_Buffer 中。
（4）将 Flash 中的数组 aSRC_Const_Buffer 与 DMA 读出的数组 aDST_Buffer 进行比较。
+ m% a# d- S( H* [8 b
显然，这个例子中的 cache 一致性问题， 展示的是上面（图3.1）的第一种情况。也就是在 Write-back 策略下，CPU 先去更新相应的 cache-line，然后 DMA 去访问对应的内存，从而导致数据不一致的现象。

) i' V. n' p1 ]程数据的传输流程和路径如下图所示：
" R! U" B" S2 c
3 {7 e3 d" a) ?$ u

7 ?* q' e: C! `: d- H5 [

图3.3 Cache 示例数据传输框图

8 y" H6 d, E( q5 \0 t0 z( h3.3.2 复现 cache 一致性问题
我们先来按照示例要求编写代码，复现 cache 一致性问题。有些人可能会疑惑，变量数据怎么放到 Flash、SRAM1、DTCM？实际上，可以通过一些相关的配置文件进行设置，比如 icf 文件、scatter 文件等，当然，这跟所使用开发环境和编译工具链有关。

本文所使用的环境是 IAR，其链接文件 *.icf 如下：
2 P, S1 p; P: }5 D, R3 {; P0 S+ [
! y. m, ~0 ^9 U. g. \

  g2 A& W% S6 k( ?( w3 T/ `然后将 aSRC_Const_Buffer 数组定义为常量，即可分配到 RO 区域，aDST_Buffer 定义为普通的全局变量或静态变量即可，因为内存区域从 0x20000000 开始，也就是 DTCM RAM。

% b8 [% r7 F2 O好了，代码主体部分如下：
- D# x* @2 @* y: z

1. #define SRAM1_ADDRESS_START   (0x20020000UL)
   
2. 
   $ P7 h$ O" S- D! q8 S' d  U& s
3. static const uint32_t aSRC_Const_Buffer[BUFFER_SIZE] =
   
4. {
   " {* D  T' O: B+ ^: ]
5.   0x01020304, 0x05060708, 0x090A0B0C, 0x0D0E0F10,
   - @- @6 e5 x5 @0 s9 U8 F' k
6.   0x11121314, 0x15161718, 0x191A1B1C, 0x1D1E1F20,
   
7.   0x21222324, 0x25262728, 0x292A2B2C, 0x2D2E2F30,
   
8.   0x31323334, 0x35363738, 0x393A3B3C, 0x3D3E3F40,
   
9.   0x41424344, 0x45464748, 0x494A4B4C, 0x4D4E4F50,
   # l- b- i1 }  p, \
10.   0x51525354, 0x55565758, 0x595A5B5C, 0x5D5E5F60,
    
11.   0x61626364, 0x65666768, 0x696A6B6C, 0x6D6E6F70,
    9 ^6 f9 ?) h% C3 b
12.   0x71727374, 0x75767778, 0x797A7B7C, 0x7D7E7F80
    + I- p* I2 j! S! E
13. };
    
14. 
    
15. static uint32_t aDST_Buffer[BUFFER_SIZE];
    
16. 
    
17. int main(void)
    ! u- T  N- F- N; C+ A8 @* [
18. {
    
19.   uint32_t counter = 0;
    
20.   uint32_t *pBuffer = (uint32_t*)SRAM1_ADDRESS_START;
    # M1 g- @# y: g% }6 D# N' p% p
21. 
    
22.   if (HAL_Init() != HAL_OK)
    
23.   {
    8 O1 X6 z& c! I: a: G& D; O  f! \& y2 b
24.     Error_Handler();
    / I# G4 ~; E9 x. }
25.   }
    / X* E  x# t5 ]' `- F
26. 
    ) t+ l7 c; `5 M. i- l/ d
27.   /* Initialize LEDs */
    ) Z3 I" y4 L" o
28.   BSP_LED_Init(LED1);
    ' u5 h. ], j3 X: v) \. v. ~1 {
29. 
      Q5 y2 k, ^1 w9 E. t  M
30.   /* Configure the system clock to 216 MHz */
    
31.   SystemClock_Config();
    8 r. T$ z& x4 }" v/ g- w
32.   BSP_LCD_Config();
    8 c/ h/ c& v7 E. \; o
33. 
    
34.   /* Set to 1 if an transfer error is detected */
    ( n. N$ k: @8 M7 m" o; x, N7 v! o
35.   transferErrorDetected = 0;
    
36.         
    ' U; F$ e$ O4 c5 U- c% i2 C
37.   /* Fill 128 bytes with 0x55 pattern */
    3 C& Q5 J! a0 J5 E* f3 F
38.   memset((uint8_t*)SRAM1_ADDRESS_START, 0x55, sizeof(aSRC_Const_Buffer));
    
39. 
    7 S5 ~, Z7 A) e* V# H: t! @
40.   /* TODO:Enable MPU and change SRAM region attribute
    
41.   * set write-back policy on SRAM */
    + E" {* x' S/ T3 F
42.   MPU_Config();
    
43. 
    
44.   /* Enable Data cache */
    
45.   SCB_EnableDCache();
    7 ~4 _) x* u0 K) T( S& M
46. 
    
47.   /* Copy data from Flash to SRAM by CPU */
    4 A  Z  A2 V  u  P
48.   for (counter = 0; counter < (sizeof(aSRC_Const_Buffer)/4); counter++)
    
49.   {
    , [: s5 o, p, N4 Z
50.         *pBuffer++ = aSRC_Const_Buffer[counter];
    
51.   }
    
52.         
    
53.   //* Configure and enable the DMA stream for Memory to Memory transfer */
    , w% s& V* j+ d2 P0 f3 ]; O* M
54.   DMA_Config();
    + k0 X6 l+ @0 s: L( Y
55. 
    
56.   /* Wait for DMA end-of-transfer */
    
57. 
    6 Z" a1 Z* q$ T& g2 r
58.   while(TransferCompleteFlag == RESET)
    
59.   {
    
60.   }
    ( ^3 E8 a: P: }. S1 _# h; S8 v
61. 
    ' x) t; _$ f3 c4 R6 p, n0 L  O  z* w
62.   /* Check data integrity*/
    4 l* h* b0 ]; u3 \5 A* L
63.   pBuffer = (uint32_t*)&aDST_Buffer;
    
64.   for(counter = 0; counter <(sizeof(aSRC_Const_Buffer)/4); counter++)
    , ?9 }- ^0 l- [& e. h7 O: \; M
65.   {
    
66.                
    - M1 s1 ?% Y) P1 p" G
67.     if(aSRC_Const_Buffer[counter] != *pBuffer)
    ' Y9 m3 ^9 V! @6 e# Q
68.     {
    
69.         compareErrorDetected++;
    
70.     }
    ) U8 \2 b  G2 J+ s5 E' ~4 W
71.     pBuffer++;
    6 A/ w& \( {) k( [6 y5 @$ v& M) g
72.   }
    $ }, z# P' a+ p. Y. k
73.         
    
74.   if (compareErrorDetected != 0)
    
75.   {
    
76.       /* Toggle LED1 */
    
77.       BSP_LED_Off(LED1);
    1 d0 p3 i- A, w$ [' f2 G0 ^
78.       compareErrorDetected = 0;        
    
79.       BSP_LCD_DisplayStringAtLine(10, (uint8_t *)"       Data comparation failed!      ");
    
80.   }
    , C  C* O7 L& J+ B- G/ B
81.   else
    
82.   {
    2 f8 A" y$ y# r- v
83.       /* Turn LED1 on */
    
84.       BSP_LED_On(LED1);
    
85.       BSP_LCD_DisplayStringAtLine(10, (uint8_t *)"       Data comparation success!      ");
    
86.   }
    
87. 
    
88.   while (1)
    9 z* d& H7 v: f# e2 K
89.   {
    
90. 
    
91.   }
    " {2 ?# F8 j+ V) E+ B+ m
92. }
    : X9 K, r6 n! g3 w& M! X8 V
93. 
    
94. static void MPU_Config(void)
    
95. {
    2 Z$ o8 u8 G# f2 t9 ~5 h; _
96.   /* Disable MPU */
    
97.   MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;
    : a% @; o7 L, D' {2 x. L
98. 
    
99.   /* Configure RAM region as Region N°0, 256kB of size and R/W region */
    4 p/ Z  t- [* d  P+ a9 b  s2 o
100.   MPU->RNR  = SRAM1_REGION_NUMBER;
     2 v# o, r2 `; b& q- {
101.   MPU->RBAR = SRAM1_ADDRESS_START;
     : i' j% ^' \: L/ {) c
102.          
     - q% T! s7 r: f  U; e# u! ?
103.    /* Write-Back policy */
     
104.   MPU->RASR = SRAM1_SIZE | MPU_RASR_C_Msk | MPU_RASR_B_Msk | SRAM1_ACCESS_PERMISSION | 1<<MPU_RASR_TEX_Pos;
     2 W' g+ \* |' i7 C( ^" j
105. 
     $ k6 h4 V% L; s. n7 ~( q% R
106.   /* Enable MPU */
     ( N4 @4 q2 d( `9 s, R( r( V3 p" P8 V
107.   MPU->CTRL |= MPU_CTRL_PRIVDEFENA_Msk | MPU_CTRL_ENABLE_Msk;
     5 U, m' M0 K6 A) {  e
108. }
     7 B  @+ Q0 p1 S$ W, S/ l

复制代码

为了确保 aSRC_Const_Buffer 在 Flash，aDST_Buffer 在 DTCM，我们可以在编译完之后查看 *.map 文件，如下：

/ @) t) K$ S6 D- p# C" |4 y

6 X, L9 L" Z' A6 v5 K0 i
( a* D) E4 o+ v

图3.4 检查常量和变量分配情况

: }/ X8 `4 E, X; x( _( c+ o下载到 STM32F769I-DISCO 板子上，显然，由于此时开启了 D-Cache，会出现数据不一致的现象，执行结果如下所示：
% {" R; v1 N% O  E! D* N! B# b5 ^
0 }0 i! C& D5 i6 F7 C$ }

2 N+ }+ J! q/ Z: K, g) Y
, g4 Q/ W+ s* u; l. J5 T% e

图3.5 Cache 数据不一致

3.3.3 解决方案
（1）不启动 D-Cache
) D# y; l- F  ^) u" z0 w3 i" r
注释掉 SCB_EnableDCache();

& D) q/ j3 I, M& ^" |- P2 ~8 x不启动 D-Cache，当然也就没有了 Cache 数据不一致的问题啦~

（2）将 SRAM1 相应区域设置为 shareable
) D1 C$ @" U+ V2 z* l
通过 MPU 将 SRAM1 相应区域设置为 shareable，MPU_Config() 函数处理如下：

1. static void MPU_Config(void)
   # w% Y& X% T/ a5 A, C$ _
2. {
   
3.   /* Disable MPU */
   
4.   MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;
   ; |- B+ ~0 k+ l* L! l
5. 
   
6.   /* Configure RAM region as Region N°0, 256kB of size and R/W region */
   
7.   MPU->RNR  = SRAM1_REGION_NUMBER;
     t! @/ ~1 i1 O3 b3 F7 L
8.   MPU->RBAR = SRAM1_ADDRESS_START;
   * L$ X% O9 c6 V0 |
9. 
   
10.   /* Shareable */
    
11.   MPU->RASR = SRAM1_SIZE | MPU_RASR_S_Msk | SRAM1_ACCESS_PERMISSION;
    
12. 
    
13.   /* Enable MPU */
    
14.   MPU->CTRL |= MPU_CTRL_PRIVDEFENA_Msk | MPU_CTRL_ENABLE_Msk;
    ! C3 c: c& z/ v# m! f9 J
15. }

复制代码

: J' R" ?. Z/ R" F" ^（3）DMA 访问 SRAM1 前先 Clean cache
- a8 |& ^; Z6 |
在启动 DMA 访问之前，程序员需要在合适的地方将 D-Cache 数据回写到主内存中，也就是 Clean 的操作。

1 |  J* D5 i  ~  @! p! w在本示例中，可以在 DMA_Config(); 前调用：
( \% `$ S* |0 N2 N! q/ l

1. SCB_CleanDCache();

复制代码

或者

1. SCB_CleanDCache_by_Addr((uint32_t*)SRAM1_ADDRESS_START, sizeof(aSRC_Const_Buffer));

复制代码

: r& j: N$ p3 w2 V7 n% T9 J（4）将 SRAM1 相应区域设置为 Write-through 策略

通过 MPU 将 SRAM1 相应区域设置为透写模式（Write-through），MPU_Config() 函数处理如下：
' Y) Y( Z/ v1 w% \( s

1. static void MPU_Config(void)
   . ^5 n/ [, q' v" f2 {2 L" L
2. {
   ! D& E* }/ M4 x0 d
3.   /* Disable MPU */
   
4.   MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;
   
5. 
   + b6 b1 W6 S9 a/ l* l; R8 j
6.   /* Configure RAM region as Region N°0, 256kB of size and R/W region */
   ( @* g3 V' q2 U4 N
7.   MPU->RNR  = SRAM1_REGION_NUMBER;
   
8.   MPU->RBAR = SRAM1_ADDRESS_START;
   
9. 
   ! v' u9 f4 {( o2 W/ ]1 O
10.   /*Write Through policy*/
    
11.   MPU->RASR = SRAM1_SIZE | MPU_RASR_C_Msk | SRAM1_ACCESS_PERMISSION;
    / E  v7 e0 @3 d: s" q# o% ~
12. 
    
13.   /* Enable MPU */
    # _0 w! Z" N0 J2 M6 f
14.   MPU->CTRL |= MPU_CTRL_PRIVDEFENA_Msk | MPU_CTRL_ENABLE_Msk;
    
15. }

复制代码

$ U3 a4 h* P" }0 h4 _, C8 F$ x* w（5）将所有 cacheable 的空间全部强制 Write-though
6 T4 e( t6 y7 I+ S% r) i( h7 @2 R
通过 cache 控制寄存器，将所有 cacheable 的空间全部强制 Write-though 模式。
- ?! x1 N$ i: [1 B; ?

3 O4 u/ V0 s5 X5 H5 _

图3.6 CACR 寄存器（来自 PM0253）

在初始化的时候进行设置：

1. __FORCE_WRITE_THROUGH();

复制代码

2 z4 }$ e: @" `- F宏定义为：

1. #define __FORCE_WRITE_THROUGH()    *(__IO uint32_t *)0xE000EF9C = 1UL<<2

复制代码

以上这是都是较为常用的方法，在实际的开发过程中，为了提高性能，一般都会开启 cache，同时将其配置为 WB 策略，这就需要开发者在使用时特别小心！
) v% Y7 Q* {: l2 S+ k
7 {( s3 M2 Z* H% J* I$ c' P值得一提的是：对于第二种情况（图3.2），就不是 clean 操作了，而是 invalidate。需要先调用 SCB_InvalidateDCache() 或 SCB_InvalidateDCache_by_Addr() 去 invalidate 相应的 cache-line， 这样当 CPU 在读取时，会忽略 D-cache 中的内容，去真实的物理地址读取对应的数据。

# B% j9 P1 H" k! N$ G

6 M9 v/ }; F. _  ]2 P

图3.7 Cache 数据一致

( x& d. [" I9 h好啦，通过上述几种方法，就可以解决 cache 数据一致性问题。当然，除了我这里提供的，还有其他方案，各种方案各有利弊，要根据实际应用场景去衡量，这就是嵌入式程序员展示才华的时候啦~
# n6 p" C1 ]* E
) G# J' v& I. s; @

- y0 [. L& O0 h8 Q, k