3. Cache 一致性问题
2 y+ j) @( d; ]$ @$ W3.1 什么是 cache 一致性问题
$ `9 o/ D) u( j' ?$ T; o+ W所谓的 Cache 一致性问题， 主要指的是由于 D-cache 存在时，表现在有多个 Host（典型的如 MCU 的 Core， DMA 等）访问同一块内存时， 由于数据会缓存在 D-cache 中而没有更新实际的物理内存。
1 x: C! X  W( p7 ^  B; U$ s
7 F1 q- G7 r0 n, Y在实际应用中，有以下两种情况：
' y/ d( q; D3 G+ I# G9 V4 B
- u' l7 n8 H1 T2 |: r$ G, a% _第一种情况是当有写物理内存的指令时，Core 会先去更新相应的 cache-line（Write-back 策略），在没有 clean 的情况下，会导致其对应的实际物理内存中的数据并没有被更新，如果这个时候有其它的 Host（如 DMA）访问这段内存时，就会出现问题（由于实际物理内存并未被更新，和 D-cache 中的不一致），这就是所谓的 cache 一致性的问题。
' v# o& a8 g" T$ @) S6 F

4 b9 G8 v9 a  D% t  Q7 K4 O

图3.1 Cache 一致性问题 第1种情况

# F: P! i; _" r
第二种情况是 DMA 更新了某段物理内存（DMA 和 cache 直接没有直接通道），而这个时候 Core 再读取这段内存的时候，由于相对应地址的 cache-line 没有被 invalidate，导致 Core 读到的是 cache-line 中的数据，而非被 DMA 更新过的实际物理内存的数据。
3 d* \8 W* C& c& w& m' t# l

% @* V8 B3 A3 z$ H0 D: q3 \6 Z$ q

图3.2 Cache 一致性问题 第2种情况

3.2 如何处理 cache 一致性问题
- g" p- ~1 }6 |' x我们知道，Cache 机制是为了提高存储系统的平均读写性能而设计的，但是这种机制带来了数据一致性问题，然而，却没有对一致性的硬件支持。
% A6 L/ F/ Z3 i  C  W* `4 _# S
. c8 _2 e$ P2 b6 z4 v) e- T因此为了解决一致性问题，一个办法就是禁用 Cache（cache 都禁用了，肯定不会有 cache 一致性的问题啦~）。但是如果你选择使用 STM32F7 这样高性能的微控制器，又不使用其带来的高性能特性，那你为什么要用 F7 呢，用 F3、F4 不就得了么？所以为了提高性能，还是使能 cache，并积极解决 cache 一致性问题吧。
' G' V0 @; v* K# f' J% V( ~, u
好吧，解决 STM32F7 的 cache 一致性问题，有两种可选方案：
8 F2 [. O1 K& A0 D( L
所有的共享存储器都定义为共享属性

这些区域将默认不被缓存到 D-Cache。
8 H8 ^9 u* p; D0 U4 n, Q所有的操作都直接针对二级存储器（内部Flash，外部存储器），性能降低。
! t# E" ]* `% S因为缓存对这些区域是透明的，写软件更容易。

通过软件进行cache的维护
（1）Cortex-M7 的写操作要是全局可见的
" o/ [" Q( H! R! N
使用透写属性（通过 MPU 设置）。
7 y- H! r4 T+ l; [8 k使用 SIWT@CACR（Shared = Write Through）。
' F$ u. e; d3 f- u通过指令清 D-cache，然后所有更新位置禁止 D-Cache操作。
（2）其他主设备的写操作要对 Cortex-M7 可见
9 c) Z0 D9 P" f7 q! m% p
7 J* j2 e. A- u" |6 d; J" K2 o比如作废 Cortex-M7 Dache 中数据。
3.3 示例
2 F* q+ ~3 z3 K3.3.1 程序描述
（1）首先将地址 0x20020000（SRAM1）处开始的 128 字节初始化为 0x55。
（2）将 Flash 中的 128 字节的常量数组 aSRC_Const_Buffer 拷贝到 SRAM1 地址 0x20020000（pBuffer）。
0 y) ^4 }9 L2 e, E6 I4 Y5 X（3）配置并使能 DMA，通过 DMA 将数据从 SRAM1 的地址 0x20020000 处拷贝到 DTCM RAM 中的数组 aDST_Buffer 中。
（4）将 Flash 中的数组 aSRC_Const_Buffer 与 DMA 读出的数组 aDST_Buffer 进行比较。

) q' C$ `! Z. A4 Z3 @显然，这个例子中的 cache 一致性问题， 展示的是上面（图3.1）的第一种情况。也就是在 Write-back 策略下，CPU 先去更新相应的 cache-line，然后 DMA 去访问对应的内存，从而导致数据不一致的现象。
! g) P' h/ H- b* u0 L5 N, w+ @
程数据的传输流程和路径如下图所示：

# R; z& k% o) K/ v2 C+ v; }" U

+ ~6 v- U6 Q% k; o0 x3 a
+ a& J  m. b/ R( a

图3.3 Cache 示例数据传输框图

# S6 ~2 `# m) E' w6 A% K+ l3.3.2 复现 cache 一致性问题
我们先来按照示例要求编写代码，复现 cache 一致性问题。有些人可能会疑惑，变量数据怎么放到 Flash、SRAM1、DTCM？实际上，可以通过一些相关的配置文件进行设置，比如 icf 文件、scatter 文件等，当然，这跟所使用开发环境和编译工具链有关。

. v* H/ Y2 M( B  z) K4 x本文所使用的环境是 IAR，其链接文件 *.icf 如下：
; ]( a) ~3 a; `1 U9 q
0 J& J; m2 ?% [! J3 s

$ I5 H% l! X" ~. j) [. D" a. m
然后将 aSRC_Const_Buffer 数组定义为常量，即可分配到 RO 区域，aDST_Buffer 定义为普通的全局变量或静态变量即可，因为内存区域从 0x20000000 开始，也就是 DTCM RAM。
+ g' H, |& f8 {$ z# ^& P+ Y; v
好了，代码主体部分如下：
+ I. k9 h) D+ l% Q0 a
* B+ s8 q2 @. u' |

1. #define SRAM1_ADDRESS_START   (0x20020000UL)
   
2. 
   + m5 _, c3 A/ Q5 H/ ?. i
3. static const uint32_t aSRC_Const_Buffer[BUFFER_SIZE] =
   
4. {
   . W( a# `7 e8 G+ q3 G
5.   0x01020304, 0x05060708, 0x090A0B0C, 0x0D0E0F10,
   
6.   0x11121314, 0x15161718, 0x191A1B1C, 0x1D1E1F20,
     A. G7 e5 I7 h% z- x
7.   0x21222324, 0x25262728, 0x292A2B2C, 0x2D2E2F30,
   
8.   0x31323334, 0x35363738, 0x393A3B3C, 0x3D3E3F40,
   
9.   0x41424344, 0x45464748, 0x494A4B4C, 0x4D4E4F50,
   ' x7 C' k6 w5 ]# \( d
10.   0x51525354, 0x55565758, 0x595A5B5C, 0x5D5E5F60,
    2 V7 P; \3 t. _5 C+ m" ]. G. A
11.   0x61626364, 0x65666768, 0x696A6B6C, 0x6D6E6F70,
    8 g2 e% U+ _. K- c$ ~, O
12.   0x71727374, 0x75767778, 0x797A7B7C, 0x7D7E7F80
    " w! ?* Q) b+ F# F: N
13. };
    7 E& [" k) J! H+ ]9 K+ j
14. 
    
15. static uint32_t aDST_Buffer[BUFFER_SIZE];
    
16. 
    " r6 x  l: y& Z5 V0 {% U4 {9 g8 I
17. int main(void)
    
18. {
    * q! N! w) E) z# O0 p. s! @1 l# e
19.   uint32_t counter = 0;
    
20.   uint32_t *pBuffer = (uint32_t*)SRAM1_ADDRESS_START;
    - Q' y3 P2 L( F5 {0 K. [  M1 N
21. 
    
22.   if (HAL_Init() != HAL_OK)
    # N. i2 k- L: N$ F( h
23.   {
    2 y, y9 y- m+ d
24.     Error_Handler();
    
25.   }
    
26. 
    ! e2 k' Y# @+ f9 D* n, S' U6 M
27.   /* Initialize LEDs */
    2 n9 t) f/ u8 E4 L  C7 z7 i
28.   BSP_LED_Init(LED1);
    
29. 
    2 \! a! t% X, [: n3 u  e8 N; F
30.   /* Configure the system clock to 216 MHz */
    
31.   SystemClock_Config();
    % ?9 F! d2 {) R8 X* ]
32.   BSP_LCD_Config();
    $ K1 [4 q0 ]7 n
33. 
    
34.   /* Set to 1 if an transfer error is detected */
    - ~0 ?+ B( ]" f7 |" Q- q. i9 y4 X
35.   transferErrorDetected = 0;
    + F0 \8 P* P1 `4 `# N9 L1 ?
36.         
    
37.   /* Fill 128 bytes with 0x55 pattern */
    $ e7 e$ `% D& b0 s( ~1 R
38.   memset((uint8_t*)SRAM1_ADDRESS_START, 0x55, sizeof(aSRC_Const_Buffer));
    
39. 
    & k% ]6 B$ d3 d2 ]
40.   /* TODO:Enable MPU and change SRAM region attribute
    
41.   * set write-back policy on SRAM */
    . B. A$ C% R& g1 [: x: L, c4 `1 x
42.   MPU_Config();
    
43. 
    
44.   /* Enable Data cache */
      O7 N6 A- @. |& ^) B$ H
45.   SCB_EnableDCache();
    
46. 
      `5 a0 m. e/ L  h! U+ |: [5 e
47.   /* Copy data from Flash to SRAM by CPU */
    + ~* b' ]; P- Y' I, D
48.   for (counter = 0; counter < (sizeof(aSRC_Const_Buffer)/4); counter++)
    : T6 V8 z, t+ k- E6 Y+ s
49.   {
    0 \+ X; i  w3 o3 A. X( S) F
50.         *pBuffer++ = aSRC_Const_Buffer[counter];
    ( k' t, ]& S, g/ i( G# [
51.   }
    6 i; H% \+ V& x1 k' c+ Y
52.         
    
53.   //* Configure and enable the DMA stream for Memory to Memory transfer */
    $ A) M' W% e. S* l% j4 }* ?; w
54.   DMA_Config();
    , a1 v8 G9 ?5 \: |0 j
55. 
    
56.   /* Wait for DMA end-of-transfer */
    % h  I6 a7 H- ]+ ^$ m: \& u, T) D  s
57. 
    
58.   while(TransferCompleteFlag == RESET)
    ! M6 t. P. ^: P/ l
59.   {
    
60.   }
    
61. 
    . n& r' @8 k$ Y" W' t/ \
62.   /* Check data integrity*/
    1 r! m) `; r. D) j  H+ p  \, |0 t( J
63.   pBuffer = (uint32_t*)&aDST_Buffer;
    % h6 N& W4 [; X: A
64.   for(counter = 0; counter <(sizeof(aSRC_Const_Buffer)/4); counter++)
    ' A1 E; L6 O' S& O6 S+ Z
65.   {
    
66.                
    
67.     if(aSRC_Const_Buffer[counter] != *pBuffer)
    
68.     {
    
69.         compareErrorDetected++;
      J, G; j2 y4 N
70.     }
    1 @; u2 V" [0 M+ i( B
71.     pBuffer++;
    
72.   }
    
73.         
    5 X' [. b$ n. {9 D3 X- V& ~
74.   if (compareErrorDetected != 0)
    & p7 D& D2 E/ Y
75.   {
    
76.       /* Toggle LED1 */
    3 C' d7 b$ O+ }/ l% ^
77.       BSP_LED_Off(LED1);
    
78.       compareErrorDetected = 0;        
    % P4 F. f* v6 l2 w0 a/ H. N. n
79.       BSP_LCD_DisplayStringAtLine(10, (uint8_t *)"       Data comparation failed!      ");
    
80.   }
    4 u. F% v* n1 ]) L% K, m3 N% \
81.   else
    % n8 Z2 G" ^# T0 C
82.   {
    
83.       /* Turn LED1 on */
    
84.       BSP_LED_On(LED1);
    
85.       BSP_LCD_DisplayStringAtLine(10, (uint8_t *)"       Data comparation success!      ");
    
86.   }
    
87. 
    + {; F7 Q! F, j! e/ [+ C; J: x6 }* T
88.   while (1)
    $ t9 I$ |4 A9 k: r7 `$ u  |. ^
89.   {
    7 Y! s- R7 N% `7 ]  M- @" P
90. 
    , p+ X* e& h9 I# T6 P
91.   }
    
92. }
      w5 R$ E! D* ~" g
93. 
    
94. static void MPU_Config(void)
    
95. {
    " e. H2 e" p" y7 h  a/ r
96.   /* Disable MPU */
    4 g, ~! o; o) d0 E: q
97.   MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;
    
98. 
    
99.   /* Configure RAM region as Region N°0, 256kB of size and R/W region */
    + R" M+ y7 p4 w! B
100.   MPU->RNR  = SRAM1_REGION_NUMBER;
     . @9 M& l% e- ~
101.   MPU->RBAR = SRAM1_ADDRESS_START;
     / y# B% H! Y' R' a/ h+ t3 q  Q& e
102.          
     0 d& x7 x8 p+ ?) e7 j- l
103.    /* Write-Back policy */
     
104.   MPU->RASR = SRAM1_SIZE | MPU_RASR_C_Msk | MPU_RASR_B_Msk | SRAM1_ACCESS_PERMISSION | 1<<MPU_RASR_TEX_Pos;
     8 T% j1 z# m$ ?3 v
105. 
     # _- o* e8 L: g9 S5 q2 {& F
106.   /* Enable MPU */
     
107.   MPU->CTRL |= MPU_CTRL_PRIVDEFENA_Msk | MPU_CTRL_ENABLE_Msk;
     
108. }
     6 @8 {/ y6 Y8 M: E

复制代码

为了确保 aSRC_Const_Buffer 在 Flash，aDST_Buffer 在 DTCM，我们可以在编译完之后查看 *.map 文件，如下：
) V7 E- e2 S* P8 H: I5 N  ?5 y

) B" }# G1 h. u* R: _" [+ l

图3.4 检查常量和变量分配情况

4 E5 M# {0 ~0 N下载到 STM32F769I-DISCO 板子上，显然，由于此时开启了 D-Cache，会出现数据不一致的现象，执行结果如下所示：

3 V  \% V# ^8 f' ]$ a2 e9 q

6 q% Z# T/ s$ d5 O& K

图3.5 Cache 数据不一致

3.3.3 解决方案
" n& p# i/ t6 O- B  A% T  Z2 D' Q  w（1）不启动 D-Cache
9 k" _( k' c( n' f( w
注释掉 SCB_EnableDCache();
' V% o1 O: j' S1 G8 W+ p
不启动 D-Cache，当然也就没有了 Cache 数据不一致的问题啦~

& x) R- i5 G: g' G6 i（2）将 SRAM1 相应区域设置为 shareable
. o3 M4 e& m- u& K
通过 MPU 将 SRAM1 相应区域设置为 shareable，MPU_Config() 函数处理如下：
! K* W+ s0 |2 `4 M7 A

1. static void MPU_Config(void)
   / D* g% e# _. s% j  c0 I
2. {
   
3.   /* Disable MPU */
   
4.   MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;
   ! A  B4 r) F8 b/ X* x5 K# q
5. 
   2 b& I; ]" y9 i. ]2 B5 I* }
6.   /* Configure RAM region as Region N°0, 256kB of size and R/W region */
     g7 w% y: B5 U
7.   MPU->RNR  = SRAM1_REGION_NUMBER;
   3 y! ^: V# `6 O1 K+ q1 Y
8.   MPU->RBAR = SRAM1_ADDRESS_START;
   
9. 
   
10.   /* Shareable */
    
11.   MPU->RASR = SRAM1_SIZE | MPU_RASR_S_Msk | SRAM1_ACCESS_PERMISSION;
    ; l. i7 h  G$ v8 ], \4 s% c
12. 
    $ A7 b" V9 `' N# |  Y  B
13.   /* Enable MPU */
    
14.   MPU->CTRL |= MPU_CTRL_PRIVDEFENA_Msk | MPU_CTRL_ENABLE_Msk;
    ! ?; W4 s. a1 E; s
15. }

复制代码

" g; v  q4 V+ _0 I（3）DMA 访问 SRAM1 前先 Clean cache

在启动 DMA 访问之前，程序员需要在合适的地方将 D-Cache 数据回写到主内存中，也就是 Clean 的操作。
) [) ?/ K. T; J; w# ?6 I
在本示例中，可以在 DMA_Config(); 前调用：

1. SCB_CleanDCache();

复制代码

或者

1. SCB_CleanDCache_by_Addr((uint32_t*)SRAM1_ADDRESS_START, sizeof(aSRC_Const_Buffer));

复制代码

（4）将 SRAM1 相应区域设置为 Write-through 策略

通过 MPU 将 SRAM1 相应区域设置为透写模式（Write-through），MPU_Config() 函数处理如下：
  ?2 v: r% G( T0 M* }9 ^, p
/ [% s- O* k7 |8 F1 v, v1 z& u

1. static void MPU_Config(void)
   
2. {
   
3.   /* Disable MPU */
   
4.   MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;
   5 t) }6 m0 d# l5 F6 _& x
5. 
   
6.   /* Configure RAM region as Region N°0, 256kB of size and R/W region */
   
7.   MPU->RNR  = SRAM1_REGION_NUMBER;
   
8.   MPU->RBAR = SRAM1_ADDRESS_START;
   ; I# A* o% b$ }" U1 w4 q+ B
9. 
   
10.   /*Write Through policy*/
    
11.   MPU->RASR = SRAM1_SIZE | MPU_RASR_C_Msk | SRAM1_ACCESS_PERMISSION;
    * q9 ]) d/ G/ w5 z) X9 F
12. 
    . V! B: L( ^' h2 \7 ?* K! ]2 t
13.   /* Enable MPU */
    
14.   MPU->CTRL |= MPU_CTRL_PRIVDEFENA_Msk | MPU_CTRL_ENABLE_Msk;
    
15. }

复制代码

（5）将所有 cacheable 的空间全部强制 Write-though
9 |9 _; G4 E) A/ v, y
通过 cache 控制寄存器，将所有 cacheable 的空间全部强制 Write-though 模式。

; R% B1 G, ^. |; t0 G

图3.6 CACR 寄存器（来自 PM0253）

5 f: s7 }8 C4 l: E  }在初始化的时候进行设置：
3 E' c) d' u( ?6 C

1. __FORCE_WRITE_THROUGH();

复制代码

宏定义为：

1. #define __FORCE_WRITE_THROUGH()    *(__IO uint32_t *)0xE000EF9C = 1UL<<2

复制代码

% h0 O5 E3 i2 C& }6 q以上这是都是较为常用的方法，在实际的开发过程中，为了提高性能，一般都会开启 cache，同时将其配置为 WB 策略，这就需要开发者在使用时特别小心！
- ~4 A: E0 g1 O- P9 {( ?& Q
4 v; \+ j- e6 h; a1 U. m值得一提的是：对于第二种情况（图3.2），就不是 clean 操作了，而是 invalidate。需要先调用 SCB_InvalidateDCache() 或 SCB_InvalidateDCache_by_Addr() 去 invalidate 相应的 cache-line， 这样当 CPU 在读取时，会忽略 D-cache 中的内容，去真实的物理地址读取对应的数据。
  ^% \5 {  v) ?$ y; |( r7 a5 h" v

* p' a5 d3 w: c( ^1 y

图3.7 Cache 数据一致

好啦，通过上述几种方法，就可以解决 cache 数据一致性问题。当然，除了我这里提供的，还有其他方案，各种方案各有利弊，要根据实际应用场景去衡量，这就是嵌入式程序员展示才华的时候啦~
" ~( J0 J5 ~- D: z* ?( g
. ~; z1 {) Q! ^6 {% }6 A

8 X% U* {$ _4 p/ l8 J