1 系统和存储
! y9 G# B# e" r! n( {1.1 系统总览
9 K$ |( w1 l8 Q, ^2 W1 wSTM32使用双核架构，一个cortex-m4核负责app程序开发，一个cortex-m0核负责射频协议栈，还有一个radio子系统负责RF部分。
% W) A9 @: R5 h. k0 W, F, W. x2 g3 S. A

1.2 STM32WB总线架构
如下图所示，基本的外设都被CPU1域，也就是cortex-m4内核访问，CPU1和CPU2通过SRAM2通讯。

8 T4 H+ R/ p  p  j( f/ @9 @% \* Y

. p. [# o. W: h# R5 Q% X: l
1.3 总线矩阵
6 ^) s% X3 V9 e+ J# J  M% k
" |4 @# T3 [6 @! k8 Y- p# D' z

5 O+ q7 i- j/ g: K8 X
+ ~* u8 X8 k$ H" p; O1.4 存储分布
( c5 y5 {2 l7 h" l& ]' B
, S) b  }% ^- a) g/ |9 [2 b% v. H5 x

% R# c6 Y) X" M, X! J$ X' K" w
: E* A+ K, [$ T' B8 m* {9 E1.5 STM32WB闪存特点
6 e5 e. q4 X" L共享
) t0 P6 k5 F# C) f; v/ T闪存的一部分是为RF射频子系统CPU2保护的，为了安全区域，主机CPU1无法访问。
- K$ j; `/ ^: y7 N8 N使用ART加速
同时执行代码CM4和CM0+对MIPS的影响约为0%，在单独的AHB总线上，它有自己的时钟分频器。

$ q8 U( X9 Q8 D, L4 S9 i! I9 I3级保护
, B  k! S0 v* ^* \  b% m2 ]级别0（无保护）至级别2（最大保护）
$ X# y( y$ v( |3 k0 h& b" _
& ], r9 @" M+ G* B9 g1 c2 h限制
) z& ~" l1 n8 x0 R+ e) ~" R在射频活跃期间，flash擦除或存储不应该被启动。因为射频活跃期间cpu1会频繁读写flash。
* ]. I* Z9 W4 t  N6 q
2 RF射频简介
  ?& A# ]9 v+ i2 o  p2.1 RF参数简介
1 m2 f9 q/ v+ E- W9 ?* h模拟前端
, s7 d- w: r3 G. c9 x1 }1 a最大输出功率
集成巴伦，6dbm发射功率，具有1dbm步进调节
专用引脚驱动外部PA，可以获得最大20dbm的输出功率
* o4 u  j+ J8 C
接收灵敏度
$ a$ T- j  d( S# {2 G5 MBLE：1Mbps @-96dbm， 2Mbps @-94dbm（250kbps和125kbps不支持）
8 B0 Z8 m! F1 s7 _802.15.4：250kbps @ -100dbm

* ]4 Z' `  f  n% L1 q* {功耗@3.3V
TX：@0dbm：5.2mA
! L1 I% `6 J9 M2 bRX:4.5mA
stop2 with radio in standy (accurate clock LS12):1.8uA

调制解调器
1 ]9 O! Y# e' e' s+ d通过硬件格式化BLE包（对软件完全开放射频）支持1和2Mbps速率
IEEE 802.15.4 ：硬件模式支持250Kbps通信速率
- A8 u, Y6 _  h5 ^
4 ^7 B' l' R5 q2.2 STM32WB典型外围电路
- e: _! w9 d7 L2 G; U5 E) k6 }0 c* n7 I+ X
9 }, Z& p2 j) N

1 P+ `4 w, `$ h0 T0 c/ z# u/ R! H: ?
5 ^* S, ~( n- e% n% u7 }4 @2.3 STM32WB RF输入/输出匹配网络
) J1 g1 H: g: h  B6 O& t" P

: G( g5 j1 ?- E' l" h* [
一个Π型滤波网络加50Ω阻抗匹配。
. k: f+ I/ G7 J/ ~7 y5 E/ t
3 电源管理
3.1 供电方案框图
9 A1 w9 t) H% {$ i0 J9 B2 I如下图所示，各个电源阈单独供电，在供电选择上有很大的灵活性。
' E% A; W2 m! }, |4 v9 l2 d4 c: x1 Y
/ k4 {4 A* }' Q+ \' [4 L7 w" k2 p

: t, C/ p- ~2 [$ d) I- [- I
9 p, |  c. @! l3.2 内部SMPS
1 n) _; s* c) i+ b. ]SMPS用于降低VDD电源
SMPS为数字核心和射频LDO供电
当VDD电源高于BOR[1…4]阈值时，使用SMPS模式
   低于此阈值使用旁路模式，支持及时切换
   通过HW机制执行关闭，通过SW重新开启
SMPS降遵循社保操作模式
  在Run和stop0模式下为On
- N$ s  ?. d: {7 k5 r  在stop1 2 待机standby和关机shutdown模式下，SMPS自动处于开放模式，唤醒时自动恢复进入前使用模式
3.3 电源配置
高性能使用SMPS
+ D" s" e; q* b9 X6 s- G3 @   通过添加外部电容和线圈，SMPS用于降低功耗

2 s0 ^' j# ^/ G) \

8 j4 Q: N: J* S低成本今适用于LDO
2 {5 H* A& h- W3 w) y# `7 i0 x9 Q   通过短接SMPS输入。LDO直接由VDD提供节省电容和电感成本，但是功耗会增加。
  r" O2 c0 [: E1 Y; O) r8 I

0 J' u! }( w) w
3.4 SMPS原理图

* c# X0 |+ ]' T+ y; x3 h  r( t
4 核间通信和安全管理
' m; O0 j  e" ~3 K' n; d2 v! S4.1 HSEM
" h3 R2 H6 B) d: ?3 sSTM32WB集成硬件信号量模块，该模块用于同步进程和管理共享资源访问权限。具体如下。
; q  V! ]9 v; [
管理和访问权限和同步
   运行于同一个cpu上的不同进程
0 ?% _: H5 N! |4 D# ?" c  i   不同的cpu
32个硬件信号量
两种锁定机制
   2-step write， read back lock
( X, L7 b0 f) Z7 r& M2 a   1-step read lock
信号量释放产生中断
应用优势
& x% W- E5 A0 p' G4 ~: V   防止共享资源访问冲突
   确保进程之间的同步
0 l  m7 ~# R+ z0 M, d! H  F$ z& S   无阻塞信号量处理
! l2 f4 R4 x% o) V! z! B9 B4.1.1 HSEM框图
2 u5 F- o/ [! X' aHSEM模块位于AHB总线上，由AHB接口和中断管理构成，每个CPU都有一个专用中断，并且都有自己的使能、状态、掩码和清除寄存器。每个信号量由两个寄存器组成，一个读写寄存器，用于在两步锁过程中对信号量进行写操作并读取信号量状态，它也可以释放信号量；另一个是读寄存器，它用于一步锁过程中的读取锁。

  ^( D+ m0 a' R& p2 ?+ f

- L% Y1 k, {' H' b
1 U1 j. z, u5 ]' V" G

HSEM框图

2 \$ z5 O9 _; M
  ~% T: r/ L4 I  [

% i  m1 R) i3 \, t0 V

2步 写-回读锁机制

, n0 j" ^* x2 o. f! }5 M

6 c& c. f/ `* J) t. q! {: ]

1步 锁机制

9 c( b+ d0 i  u; K4.1.2 信号量使用 - 共享资源
两个CPU可以同时访问的所有外设都受硬件信号量保护，在访问此类外设之前，应首先获取相关的信号量并在使用完之后释放。
/ N2 Z# r1 g! j) j* @9 N: r

( s3 Y1 m/ c+ T' D
4.1.3 信号量 - 闪存写入和擦除
要在闪存种写入，应用程序应该
   获取Sem2
   写入闪存
, j3 q  f! W" p  H     释放sem2
7 _- e5 W' S! e擦除扇区，应用程序应该
0 M2 `# E7 Z  m! W1 M   获取Sem2
   发送SHCI_C2_FLASH_Erase_Actiity(erase_activity_ON)命令给CPU2
   擦除一个或多个扇区
" X9 _, k/ |% \. g* {0 c: y    释放Sem2
& V! H8 S8 p/ o. k! ~5 R   发送SHCI_C2_FLASH_Erase_Activity( erase_activity_OFF ) 命令给 CPU2
4.2 IPCC
IPCC是核间通讯控制模块，它可以提供中断信令，允许微控制器以非阻塞的方式交换信息。

为通信信道管理提供非阻塞信令
   消息可用性中断
) M  g0 m& o" ^, Q- d   流量开启中断通知
& E. X/ _7 a' O! o# f- c
通讯方式
" V# e! j  h6 l) Y8 @5 x5 {   单工：每个方向的专用通道
* F( `2 e; t& T/ T) a: |6 W2 b  a7 F+ s$ k   半双工：单个共享双向通道
5 [! n1 Y0 |6 D. T
最多6个双向通道
, w# V& L9 w, M; W& S# f6 L. I   通道数据存储在共享ram中
) C) z/ n1 A+ i# Q9 ~
! b) V! ?. v7 ^/ c: ?# B
应用优势
   非阻塞信息交换
1 B, }& ]2 U. c5 b/ Y) p$ n   通道流量控制
   支持CPU sleep和stop模式

* W7 [6 |  Y1 [: |! K" I

4 n( \, r9 \5 |
4.3 安全管理
7 K% C8 R6 o* M& [- B5 @" J8 C& S& BBLE外设可以安全使用以下外设
2 _) D, E* e$ x7 t5 ]# B8 w   AES1（仅限IP加密密钥）用于应用程序的加密引擎
% W; A  Z. Z9 T3 G   AES2（Full IP）用于IEEE802.15.4的加密引擎
   PKA（Full IP）用于加密密钥的生成
   True RNG（Full IP）用于加密密钥的生成
! M; l3 r' T9 _6 u7 o* ~* D' Y
对安全IP的访问由HSEM管理
/ \$ n1 d0 A- F2 V' L   HSEM x,y,z用于管理共享安全外围设备访问
* R0 K4 H+ D! ^% c% R
- h  @7 @: P- a" p( NBLE堆栈提供以下加密密钥功能
) @8 [$ `' ^4 A  Y$ v8 r8 [    密钥存储
    密钥更新
  y% e$ i. w; f+ j. @7 y    密钥删除
    密钥加载（在AES1中）
3 b* |- W  D. m8 w( ]! l4.4 Cortex-M0+安全性
$ A+ j2 \8 V8 f4 f5 e% A  f, @: C' |闪存的上半部分只能由cortex-m0+访问
4 J4 h) x1 N/ ?   由安全选项字SFD和SFSA定义
/ W' A6 d4 @$ N  Z; \全局安全使能
! h& \" D; c; `1 P2 r$ z: }   允许通过安全选项字SBRD和SBRSA来添加SRAM2a上的部分安全性
   允许通过安全选项字SNBRD和SNBRSA来添加SRAM2b闪的部分安全性
   运行通过SYSCFG使能外设的安全性

/ G0 _9 V$ d$ l7 p( b/ G

你好 请问文中的RF射频简介是引用官方哪个文档？