stm32外部中断能采样的边沿的要求

gintoki_zero 提问时间：2023-12-26 09:14 / 未解决

问答
是否解决:	未解决

请问下各位大佬，stm32的外部中断（下降沿或者上升沿触发）能够采样到的边沿是否有具体要求，我在spec里面只看到说能采样到比主频短的脉冲，但是对边沿的时间没有具体的表述，比如能采到多快的下降沿？或者说外部中断的采样机制是电平采样，再GPIO CLK的边沿对电平采样来判断边沿是否变化？

再F1的手册里面看到有要求，但是在G0里面没看到

赞收藏评论3 发布时间：2023-12-26 09:14

3个回答

butterflyspring 回答时间：2023-12-26 14:46:59

目前在手册里也没找到相关定义。

不过这个芯片主频最大64M，那么检测的频率也不应该再快多少，否则速率也跟不上，实际应用没有什么意义了。

赞 0 评论

gintoki_zero 回答时间：2023-12-26 19:21:00

butterflyspring 发表于 2023-12-26 14:46
目前在手册里也没找到相关定义。</p>
<p>不过这个芯片主频最大64M，那么检测的频率也不应该再快多少，否则速率也 ...

好吧，谢谢大佬

赞 0 评论

gintoki_zero 回答时间：2023-12-28 09:12:46

butterflyspring 发表于 2023-12-26 14:46
目前在手册里也没找到相关定义。</p>
<p>不过这个芯片主频最大64M，那么检测的频率也不应该再快多少，否则速率也 ...

大佬，想再请教一个问题，这颗芯片主频64M的，理论上采一个间隔4ms，脉冲宽度40ns的脉冲是没问题的吧？

我的理解是GPIO的clk频率是APB时钟的频率，40ns是2个时钟周期以上，理论上应该能够采到

赞 0 评论