STM32F413/423单片机参考手册

( F2 ~2 X/ P: }% ]' S前言

( u# J! K) J0 [6 u9 a9 p+ ~本参考手册面向应用开发人员， 提供有关使用 STM32F413/423 微控制器存储器与外设的完整信息。

! ?- d( P  ]+ V5 d& i- ?STM32F413/423 构成一个微控制器系列，各产品具有不同的存储器大小、封装和外设。有关订购信息以及器件的机械与电气特性，请参见数据手册。

有关 Arm® 带 FPU 的 Cortex®-M4 内核的信息，请参见Cortex®-M4 技术参考手册。
% G, w, L3 j# `+ s+ i
相关文档意法半导体网站 www.st.com 提供以下文档：
( W, d/ q3 D( Q- V

• STM32F413/423xG/xH 数据手册
• STM32F3 和 STM32F4 系列带 FPU 的 Cortex®-M4 编程手册 (PM0214)，提供关于 Arm带 FPU 的 Cortex®-M4 的信息。
  2 _, W, Z2 u) C" ], D/ E

1 文档约定

1.1 一般信息

2 v' W6 D' }/ X, cSTM32F413/423 器件具有 Arm®(a) Cortex®-M4 with FPU 内核

5 `2 B. b8 g+ n+ v5 t% x0 O1.2 寄存器相关缩写词列表
9 U6 R6 i6 x9 f* R; K  C
寄存器说明中使用以下缩写词(b)：  

读/写 (rw)                           软件可以读写该位。
: P, m5 A+ H4 a) z+ _& e1 Y只读 (r)                               软件只能读取该位。
7 V' Y5 c! I" j# A2 x  F只写 (w)                              软件只能写入该位。读取该位时将返回复位值。
读取/写入 0 清零 (rc_w0)      软件可以通过读取该位，也可以通过写入 0 将该位清零。写入 1 对该位的值无影响。
- \1 G  V. I, N5 N读取/写入 1 清零 (rc_w1)      软件可以通过读取该位，也可以通过写入 1 将该位清零。写入 0 对该位的值无影响。
读取/写入清零 (rc_w)           软件可以通过读取该位，也可以通过写入寄存器将该位清零。写入该位的值并不重要。
读取/读取清零 (rc_r)            软件可以读取该位。读取该位时，将自动清零。写入该位对其值无影响。
读取/读取置位 (rs_r)            软件可以读取该位。读取该位时，将自动置位。写入该位对其值无影响。
读取/置位 (rs)                     软件可以读取该位，也可将其置 1。写入 0 对该位的值无影响。
* t% A# {* |4 e! _/ [读/仅可写入一次 (rwo)        软件仅可写入一次该位，但可随时读取该位。只能通过复位将该位返回到复位值。
0 u& h; N$ q5 d# W7 Z: d% R切换 (t)                              软件可以通过写入 1 来切换该位。写入 0 无影响。
1 y" I1 d7 z+ k0 h8 W' g! I5 H+ X只读写触发 (rt_w1)             软件可以读取该位。写入 1 时，将触发事件，但不会影响该位的值。
: l. e+ W. O$ M, v- V- E( W保留 (Res.)                        保留位，必须保持复位值。
& r& `8 Z  {6 g" c8 n! k
1.3 词汇表

7 o2 O9 H& ^9 |本节简要介绍本文档中所用首字母缩略词和缩写词的定义：
, @: Z% M4 e0 ]' l5 L1 t6 w

• 字：32 位数据。
• 半字：16 位数据。
• 字节：8 位数据。
• IAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新编程。
• ICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、SWD 协议或自举程序对微控制器的 Flash 进行编程。
• 选项字节：存储于 Flash 中的产品配置位。
• AHB：高级高性能总线。
  

3 Z1 i; w) B& W$ ^3 |; ^; I1.4 外设可用性
有关各型号产品的外设可用性及数量的信息，请参见特殊器件数据手册。
2 系统和存储器概述
8 g0 U) ~5 s# {- X7 F2 U
; ^+ s' C* `5 M" L- `  N' V/ [2.1 系统架构
2 ~8 u7 C  p* `+ \" |2 T8 g
STM32F413/423 的主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连：

4 U" Y+ `& l3 J! L' w六条主控总线：
   – 带 FPU 的 Cortex®-M4内核 I 总线、D 总线和 S 总线
   – DMA1 存储器总线
   – DMA2 存储器总线
   – DMA2 外设总线
7 h  q! V3 }' L% |& P
3 \' x& j! [8 }1 z/ N, L/ o3 ?七条被控总线：
4 ^% B3 f. Q7 [3 X! l  V$ X   – 内部 Flash ICode 总线
! x! @) {, S. d" j% m   – 内部 Flash DCode 总线
   – 主内部 SRAM1 (256 KB)
   – 辅助内部 SRAM2 (64 KB)
, g( n4 f" q5 F   – AHB1 外设（包括 AHB-APB 总线桥和 APB 外设）
   – AHB2 外设
   – FSMC/QuadSPI

% }+ I& Q; N- h借助总线矩阵，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行期间，系统也可以实现并发访问和高效运行。此架构如图 1 所示。

& a6 m3 C' W3 t9 ]6 X- t! X

8 T1 j" q, O6 ^& H7 d

2.1.1 I 总线

, d# u. G* ]9 l9 _: }

此总线用于将带 FPU 的 Cortex®-M4 内核的指令总线连接到总线矩阵。内核通过此总线获取指令。此总线访问的对象是包含代码的存储器（内部 Flash/SRAM1/SRAM2）。

2 Y4 Y, R( E' L; D

2.1.2 D 总线

2 p/ c. z) ]1 `; X1 h, C" n

此总线用于将带 FPU 的 Cortex®-M4 的数据总线连接到总线矩阵。内核通过此总线进行立即数加载和调试访问。此总线访问的对象是包含代码或数据的存储器（内部 Flash/SRAM1/SRAM2）。

3 x( k% H% x  ^+ r( H; m

2.1.3 S 总线

此总线用于将带 FPU 的 Cortex®-M4 内核的系统总线连接到总线矩阵。此总线用于访问位于外设、SRAM1 或 SRAM2 中的数据。也可通过此总线获取指令（效率低于 ICode）。此总线访问的对象是内部 SRAM1/SRAM2、包括 APB 外设在内的 AHB1 外设、AHB2 外设和外部存储器（通过外设接口 FSMC 和 QUADSPI）。

..............

想了解更多，请下载原文阅读

下载地址1>>     下载地址2>>     更多中文文档>>

- q4 `: [/ C' C! q
7 r4 f5 p' {9 j+ F7 |