STM32F413/423单片机参考手册

) \* o( R' f6 ~+ v前言

本参考手册面向应用开发人员， 提供有关使用 STM32F413/423 微控制器存储器与外设的完整信息。

STM32F413/423 构成一个微控制器系列，各产品具有不同的存储器大小、封装和外设。有关订购信息以及器件的机械与电气特性，请参见数据手册。
& ~+ i% b5 J/ x+ _
有关 Arm® 带 FPU 的 Cortex®-M4 内核的信息，请参见Cortex®-M4 技术参考手册。
8 K2 b/ W8 r, V( w' N" C' S
相关文档意法半导体网站 www.st.com 提供以下文档：

6 R" ^4 d$ q0 ]1 \1 ~1 {% ~

• STM32F413/423xG/xH 数据手册
• STM32F3 和 STM32F4 系列带 FPU 的 Cortex®-M4 编程手册 (PM0214)，提供关于 Arm带 FPU 的 Cortex®-M4 的信息。
  

1 文档约定
* ^& b9 i( n  Z
1.1 一般信息

STM32F413/423 器件具有 Arm®(a) Cortex®-M4 with FPU 内核
+ s$ T* T5 W) W  U
1.2 寄存器相关缩写词列表

  t. z; @/ P& w; P/ u寄存器说明中使用以下缩写词(b)：  
! k" i+ L( ]8 Z3 H
读/写 (rw)                           软件可以读写该位。
! M7 s: W; L2 ^- @1 v只读 (r)                               软件只能读取该位。
只写 (w)                              软件只能写入该位。读取该位时将返回复位值。
( R) W  G2 `2 U- _- R+ h读取/写入 0 清零 (rc_w0)      软件可以通过读取该位，也可以通过写入 0 将该位清零。写入 1 对该位的值无影响。
4 y3 Q6 l6 @  }/ N读取/写入 1 清零 (rc_w1)      软件可以通过读取该位，也可以通过写入 1 将该位清零。写入 0 对该位的值无影响。
" b$ m/ y; Z% q! k读取/写入清零 (rc_w)           软件可以通过读取该位，也可以通过写入寄存器将该位清零。写入该位的值并不重要。
读取/读取清零 (rc_r)            软件可以读取该位。读取该位时，将自动清零。写入该位对其值无影响。
6 ^* \9 ?+ z6 x* B7 {! L; F8 F读取/读取置位 (rs_r)            软件可以读取该位。读取该位时，将自动置位。写入该位对其值无影响。
读取/置位 (rs)                     软件可以读取该位，也可将其置 1。写入 0 对该位的值无影响。
# `! i. J! l/ e  x+ Z2 ~" n; m4 x读/仅可写入一次 (rwo)        软件仅可写入一次该位，但可随时读取该位。只能通过复位将该位返回到复位值。
" u, b) y0 Q* w1 H/ I' N+ q" K2 r切换 (t)                              软件可以通过写入 1 来切换该位。写入 0 无影响。
只读写触发 (rt_w1)             软件可以读取该位。写入 1 时，将触发事件，但不会影响该位的值。
8 W$ W0 e8 t6 k- u保留 (Res.)                        保留位，必须保持复位值。

" K% ]4 Z. i5 T2 R2 V7 |7 X1.3 词汇表
  f/ ^& J- g" z
# j/ @0 i$ Z5 S6 e0 E本节简要介绍本文档中所用首字母缩略词和缩写词的定义：

• 字：32 位数据。
• 半字：16 位数据。
• 字节：8 位数据。
• IAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新编程。
• ICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、SWD 协议或自举程序对微控制器的 Flash 进行编程。
• 选项字节：存储于 Flash 中的产品配置位。
• AHB：高级高性能总线。
  

1.4 外设可用性
' {1 R& [  F4 }# q$ X- L2 L% E有关各型号产品的外设可用性及数量的信息，请参见特殊器件数据手册。
2 系统和存储器概述
) H* e; y' U0 O% X  ^4 o: }( E
- \/ Z9 u0 i4 \0 H, q1 a& z6 @2.1 系统架构
* [$ b5 A+ q" _5 p; C
. d8 K% N% ?$ @+ y- \: kSTM32F413/423 的主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连：
7 r& X2 p1 {; j* ]
: Z& G4 m% z. h8 m* x六条主控总线：
   – 带 FPU 的 Cortex®-M4内核 I 总线、D 总线和 S 总线
   – DMA1 存储器总线
   – DMA2 存储器总线
5 ]) R  Q$ C/ H( F6 v2 }; a   – DMA2 外设总线

' c* i1 B- Z6 o; J: y' z& P+ v七条被控总线：
   – 内部 Flash ICode 总线
   – 内部 Flash DCode 总线
   – 主内部 SRAM1 (256 KB)
- w8 w$ w7 B5 ~8 [' N   – 辅助内部 SRAM2 (64 KB)
6 _- J, L! J; u  V   – AHB1 外设（包括 AHB-APB 总线桥和 APB 外设）
   – AHB2 外设
   – FSMC/QuadSPI

借助总线矩阵，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行期间，系统也可以实现并发访问和高效运行。此架构如图 1 所示。
  n/ P: K: }2 C9 {' @9 W) Y

- V8 k5 B! v, ]+ @  Z6 ~4 f9 n

2.1.1 I 总线

4 d4 Z8 `+ y1 l3 c

此总线用于将带 FPU 的 Cortex®-M4 内核的指令总线连接到总线矩阵。内核通过此总线获取指令。此总线访问的对象是包含代码的存储器（内部 Flash/SRAM1/SRAM2）。

2.1.2 D 总线

此总线用于将带 FPU 的 Cortex®-M4 的数据总线连接到总线矩阵。内核通过此总线进行立即数加载和调试访问。此总线访问的对象是包含代码或数据的存储器（内部 Flash/SRAM1/SRAM2）。

2.1.3 S 总线

此总线用于将带 FPU 的 Cortex®-M4 内核的系统总线连接到总线矩阵。此总线用于访问位于外设、SRAM1 或 SRAM2 中的数据。也可通过此总线获取指令（效率低于 ICode）。此总线访问的对象是内部 SRAM1/SRAM2、包括 APB 外设在内的 AHB1 外设、AHB2 外设和外部存储器（通过外设接口 FSMC 和 QUADSPI）。

5 \: o+ }; s; k  G6 p0 ]. L

..............

' L* N1 A5 }3 k* X+ h' Q; W

想了解更多，请下载原文阅读

下载地址1>>     下载地址2>>     更多中文文档>>

: z9 U/ U7 X8 b4 R9 v" @1 O

( K- ~2 y. R; y- e1 B