STM32U5是首颗基于40nm工艺的低功耗STM32产品系列，集高效的Arm Cortex-M33内核和ST专有创新节能技术及片上IP模块于一身，在提升性能的同时降低功耗。为帮助广大开发人员快速熟悉了解STM32U5系列，意法半导体隆重推出《STM32U5微控制器系列课程》，带大家全面了解这个超低功耗旗舰型微控制器产品系列。
# Y9 q: X" _( g5 f* |( F  e
) G$ Y* Q# i' a0 a& v课程介绍
5 z2 Y3 u0 K- L! H$ _, d; V! ]
# K: J" f2 g" I+ X' K《STM32U5微控制器系列课程》将分七大章节，共44节课程，全面解读该超低功耗旗舰产品。

! W( B$ C/ ?/ K5 h9 W& {: F系统为第二章重点内容，将全面讲解：


STM32U5中用于主设备和从设备互连的总线矩阵，总线矩阵提供从主设备到从设备的访问，即使多个高速外设同时工作，也能实现并发访问和高效运行。
STM32U5微控制器系列的所有产品均内置DCACHE（数据缓存）模块，可在通过OctoSPI1/2或FMC接口读取/写入外部存储器的数据和指令时提升性能。
  P; Q9 Z  }! s  |STM32U5微控制器系列的所有产品均内置ICACHE（指令缓存）模块，可在通过OctoSPI1/2或FMC接口从内部Flash或SRAM存储器或外部存储器获取指令和数据时提升性能。在大多数应用场景中，由于本身的缓存操作，ICACHE使程序提取的性能能够接近零等待状态。此性能通过“缺失命中支持”和“关键字优先重填政策”这两个特性获得。
5 d3 c4 X4 o$ wSTM32U5内置两个新的DMA控制器模块：通用DMA（GPDMA）和低功耗DMA（LPDMA）。GPDMA属于CPU电源域，在停机0和停机1模式下支持低功耗后台自主模式（LPBAM）；LPDMA属于Smart Run域，在停机0、停机1和停机2模式下支持低功耗后台自主模式（LPBAM）。
2 Q1 J3 Q# z4 h6 N& |! ~5 s- w. b$ GSTM32U5 内置GPDMA支持DMA二维寻址模式，该模式与 Chrom-ART 加速器控制器（也称为 DMA2D）实现 的2D 寻址模式不同。
在LPDMA或GPDMA执行设定的链表传输时，为了节约电力，每当设备处于运行、睡眠或停机模式时，DMA控制器硬件自动管理自己的时钟门控并生成时钟请求输出信号到RCC。在低功耗模式下使用时，可在特定通道传输完成时请求CPU唤醒；或者，DMA可以自主执行下一次LLI传输。
3 y* F7 o6 ~; i4 Q8 W) U9 l1 iLPDMA和GPDMA支持循环缓冲和双重缓冲。
LPDMA和GPDMA能够管理并向用户报告下列错误状态: 数据传输错误、链接传输错误、用户设置错误。
- R% `3 P$ ?/ L6 r5 g! u+ k: @GPDMA和LPDMA通道的输入和输出信号的控制。
LPDMA和GPDMA支持的链表管理有两种：第一种方法是直接编程模式，即初始化通道存储器映射寄存器；第二种是链表法，可将软件的传输准备与其执行分离，使用更方便。
GPDMA和LPDMA的寄存器文件由适用于所有通道和通道相关寄存器的通用寄存器组成。通道相关寄存器分为链接期间可更新的通道链表寄存器文件和其他不受链接影响的寄存器。
7 L# a+ `! F" B: N; o, D* r' Y5 ADMA传输的硬件和软件视图。
, e/ |* ~8 h& \  K' DSTM32U5 扩展中断和事件控制器功能。
STM32U5的通用输入输出接口及其如何连接到微控制器周围的环境。
STM32U5系列的电源管理功能，以及所有低功耗供电模式。
STM32U5系列的复位和时钟控制器（RCC）。
$ o+ Z% `4 E  f4 G7 l; E' V1 WSTM32的 ULP 标记外设，该功能可测量深度睡眠模式下的常见外设功耗影响，充分展示STM32U5系列的自主模式（或 LPBAM）带来的低功耗优势。

【STM32U5线上课程系列】第二章 系统：总线矩阵

7 |7 h) ~4 {4 Q! r

【STM32U5线上课程系列】第二章 系统：数据缓存

7 Q5 K8 Z+ f* y1 }  J) o
- K- _& B# O+ t. M4 w! v

更多视频课程>>

5 D2 `+ o8 y$ W& b% z将陆续更新《存储》与《安全》课程，敬请关注！

课程安排
/ i+ ?* `- K( X0 w8 O: A5 x
《STM32U5微控制器系列课程》后续将陆续上线更新，欢迎大家预约观看，B站账号【STM32单片机】也将同步更新。课程大纲如下：
( I6 I. {9 m; y  V

5 o3 S3 g; P; R' ]
& t3 T# m  L  u5 s) D0 p
# ~% I" H( u2 b1 U2 q) w+ u
) U& y. t4 z0 V2 r. l
" r" {% @& K* v

4 R* F4 f9 d( @3 E