前言
& e$ {7 i8 X# @- @3 \4 s这份应用笔记是为系统设计者提供的，他们需要对开发板硬件实现的特性有个总体认识，如供电、时钟管理、复位控制、启动模式的设置和调试管理等。该文档说明了STM32F10xxx系列的大容量和中容量产品使用方法，并描述了应用STM32F10xxx开发所需要的最小硬件资源。
* b% e" z7 U" P6 H详细的参考设计图也包含在这篇文档里，包括主要组件、接口、模式的说明。


  ?0 B1 o' {! m1 O1 供电
1.1 简介
2 ]2 s- s- @5 [4 E# f2 R/ Q( C该芯片要求2.0~3.6V的操作电压(VDD)，并采用嵌入式的调压器提供内部1.8V的数字电源。
5 D! c0 e' A: [- w当主电源VDD关闭时，实时时钟(RTC)和备用寄存器可以从VBAT供电。
; Z# h3 i, y# u( `% ^0 p
6 Y" y% v$ Y; P


. {8 L: ?" u4 Z4 t( _/ A
) h, c0 P; J7 z- o* K1.1.1 独立 A/D 转换器供电以及参考电压
为提高转换精度，ADC有一个独立的电源供应，它可以被单独滤波和屏蔽以不受PCB噪音的干扰。
● 一个独立的VDDA引脚给ADC供电
6 p6 v. a5 X3 V" ~8 P● VSSA引脚提供一个隔离的接地输入
( e8 D& X: b4 m6 B5 k若有VREF–(取决于封装)时，它必须连到VSSA。
100引脚和144引脚的封装
4 u' f8 f% a0 z0 B3 }为保证低电压输入时能得到更好的精度，用户可以连接一个独立的外部参考电压到VREF+,它的电压范围为2.4V到VDDA。
+ e* s, j: E/ X& I8 u( w# @/ l64引脚及更小的封装
没有VREF+和VREF-，它们在内部分别被连接到ADC的供电电源(VDDA)和ADC的地(VSSA)。
* G- {/ |; ^/ ]
1.1.2 备用电池
为了在VDD关闭时仍能保持备份寄存器的内容，VBAT引脚可以有选择地连接到一个由电池或其它电源提供的备用电压。
7 B: g0 }+ f& JVBAT引脚也给RTC单元供电，使得RTC在主数字电源(VDD)关闭时仍能正常运行。VBAT的开关由复位模块内的掉电复位(PDR)电路控制。
如果应用中没有外部电池，VBAT必须在外部被连接到VDD。

: R: i' ^# u& v; Z2 x1.1.3 电压调压器
# T# O' d* |1 }" r/ x复位后调压器始终开启。根据应用模式的不同，它也有三种不同的工作模式。
● 在运行模式下，调压器以正常功耗模式提供1.8V电源(内核、内存和数字外设)
● 在停止模式下，调压器以低功耗模式提供1.8V电源，以保存寄存器和SRAM的内容
● 在待机模式下，调压器停止供电。除了备用电路和备份域外，寄存器和SRAM的内容全部丢失

1.2 供电方案
电路由稳定的电源VDD供电。
6 X1 l# n; {2 y6 D5 u● 注意：
─ 如果使用ADC，VDD的范围必须在2.4V到3.6V之间
' B- K( \4 p6 w. g4 I─ 如果没有使用ADC，VDD的范围为2V到3.6V
1 b# l) @1 Q2 h● VDD引脚必须连接到带外部稳定电容(11个100nF的陶瓷电容和一个钽电容(最小值4.7μF，典型值10μF))的VDD电源。
● VBAT引脚必须被连接到外部电池(1.8V < VBAT < 3.6V)。如果没有外部电池，这个引脚必须和100nF的陶瓷电容一起连接到VDD电源上
● VDDA引脚必须连接到两个外部稳定电容(10nF陶瓷电容+1μF钽电容)。
● VREF+引脚可以连接到VDDA外部电源。如果在VREF+上使用单独的外部参考电压，必须在这个引脚上连接一个10nF和一个1μF的电容。在所有情况下，VREF+必须在2.4V和VDDA之间。
8 S7 O/ ]2 s6 c! m
. j2 l3 Z% ], s/ g* P

# O7 u  a' {1 O
( }4 H7 o; u% _1 f
1.3 复位及电源管理
1.3.1 上电复位(POR)/掉电复位(PDR)
STM32集成了一个上电复位(POR)和掉电复位(PDR)电路，当供电电压达到2V时系统就能正常工作。
只要VDD低于特定的阈值——VPOR/PDR，不需要外部复位电路，STM32就一直处于复位模式。更多有关上电/掉电复位阈值的细节，请参考STM32F101xx和STM32F103xx数据手册的电气性能部分。
- r- t! D' N9 [* G: i* A- t  u9 Z  B: A


. U0 J+ Y- L9 M
( O- z8 z& N& Q0 H3 z
1.3.2 可编程电压监测器(PVD)
" H0 {& m) l3 U; R2 W* O! {用户可以利用PVD对VDD电压与电源控制寄存器(PWR_CR)中的PLS[2:0]位进行比较来监控电源，这几位选择监控电压的阀值。
通过设置PVDE位来使能PVD。
电源控制/状态寄存器(PWR_CSR)中的PVDO标志用来表明VDD是高于还是低于PVD的电压阈值。该事件在内部连接到外部中断的第16线，若该中断在外部中断寄存器中被使能，该事件还将产生一个中断。当VDD低于PVD阈值且/或当VDD高于PVD阈值(根据外部中断第16线的上升/下降沿触发配置)时产生PVD中断。例如，这一特性在实际中可用作执行紧急关闭的任务。
$ }2 c6 ?& Y6 p7 `4 d: S& g
8 l! r& r7 i5 m' J

: J$ C9 E) |: k1 T& E% A! v: ]
- ^9 P, M+ m4 j. g; u1.3.3 系统复位
系统复位将复位除了时钟控制器CSR中的复位标志和备用域的寄存器以外的所有寄存器(图1)。
& L5 F0 Y# Y5 z' ?) D当下列事件有一个发生都将产生系统复位：
6 k# M* X5 h: `1. NRST引脚上出现低电平(外部复位)
2. 窗口看门狗计数终止(WWDG复位)
( s2 o; F2 W9 u3. 独立看门狗计数终止(IWDG复位)
( N( P' O: i$ o4. 软件复位(SW复位)
5. 低功耗管理复位
可通过查看控制/状态寄存器(RCC_CSR)中的复位标志来识别复位源。
; `) Y+ P8 @+ {3 v图5 复位电路

- ^0 ~. ~4 N9 m! T3 Y4 I1 B

完整版请查看：附件
6 U, u& N) R; c2 M2 D4 @' ^