前言
本应用笔记为系统开发者们提供了所需的开发板特性硬件实现概述：
•电源、
•封装选择、
•时钟管理、
•复位控制、
•自举模式设置、
•调试管理。
本文档说明了基于 STM32F74xxx/STM32F75xxx 器件应用开发所需的最小硬件资源





1电源
1.1前言
该器件的工作电压 (VDD) 要求介于 1.8 V 到 3.6 V 之间。正如产品手册所述，当 PDR OFF时，工作电压也可以降低至 1.7 V。内嵌的线性调压器用于提供内部 1.2 V 数字电源。
当主电源 VDD 关断时，实时时钟 (RTC)、备份寄存器和备份 SRAM(BKP SRAM) 可通过VBAT 供电。


1.1.1独立 A/D 转换器电源以及参考电压
为了提高转换精度， ADC 配有独立电源，可以单独滤波并屏蔽 PCB 上的噪声。
•一个独立的 VDDA 引脚给 ADC 供电。
•VSSA 引脚提供了独立的电源接地连接。
为了保证在低电压输入时的精度，用户可以连接一个单独的参考电压到 VREF 引脚上。 VREF上的电压范围为 1.8 V 到 VDDA。
当存在 Vref- 引脚时 （取决于封装）， VREF- 必须从外部连至 VSSA。


1.1.2独立的 USB 收发器电源
USB 收发器通过一个单独的电源引脚 VDDUSB 供电。
USB 收发器的电源 VDDUSB 可以直接连接到 VDD 或者一个外部独立电源 （3.0 到 3.6 V）上（参考图 1 和图 2）。例如，当器件通过 1.8 V 电压供电时，可在 VDDUSB 上连接 3.3 V 独立电源。当 VDDUSB 连接到单独的电源时，它独立于 VDD 或 VDDA，但它必须是先于 VDD 和VDDA 上电，且先于 VDD 和 VDDA 掉电。 VDDUSB 必须考虑以下条件：
•在电源开启情况下， (VDD<VDD_MIN)， VDDUSB 应该始终小于 VDD
•在电源关闭情况下， (VDD<VDD_MIN)， VDDUSB 应该始终小于 VDD
•必须考虑 VDDSUB 上升和下降时间速率规格（参考 STM32F74xxx/STM32F75xxx 数据手册中上电 / 掉电 （稳压器开）时的工作条件表格和上电 / 掉电 （稳压器关）时的工作条件表格）。
•在工作模式下， VDDUSB 可以低于或者高于 VDD：
–如果 USB(USB OTG_HS/OTG_FS) 在使用，相关的由 VDDUSB 供电的 GPIO 工作在 VDDUSB_MIN 和 VDDUSB_MAX 之间。
– VDDUSB 同时为两个 USB 收发器 (USB OTG_HS 和 USB OTG_FS) 供电。如果应用项目仅使用一个 USB 收发器，则与另一个 USB 收发器相关的 GPIO 仍由VDDUSB 供电。
–如果 USB(USB OTG_HS/OTG_FS) 没有使用，相关的由 VDDUSB 供电的 GPIO 工作在 VDDUSB_MIN 和 VDDUSB_MAX 之间。






1.1.3电池备份域
备份域说明
为了在 VDD 掉电时，还能保留 RTC 备份寄存器和备份 RAM 的内容，且让 RTC 继续工作，可将 VBAT 引脚连接到电池或者其他备用电源上。
通过 VBAT 对备份域供电时 （由于不存在 VDD，内部电源开关连接到 VBAT），可实现以下功能：
•PC14 和 PC15 只可用作 LSE 引脚。
•PC13 可用作入侵引脚 (TAMP1)。
•PI8 可用作入侵引脚 (TAMP2)。

1.1.4调压器
此调压器在复位后始终处于使能状态。根据应用模式的不同，可采用三种不同的模式工作。
•在运行模式中，调压器为 1.2 V 电源 （内核、存储器和数字外设）提供全功率。
•停止模式：调压器为 1.2 V 电源供电，以保留寄存器和内部 SRAM 中的内容。
•待机模式，调压器掉电。除涉及待机电路和备份域外，寄存器和 SRAM 的内容都将丢失。
注： 根据不同的封装选择，为激活或停用调压器，应将特定引脚连接到 VSS 或 VDD。有关详细信息，请参见数据手册的调压器部分。


1.2供电方案
•VDD=1.7 至 3.6 V：I/O 和内部调压器（若启用）的外部电源，通过 VDD 引脚外部提供。
VDD 引脚必须连接到带外部去耦电容 （每个引脚一个 100 nF 的陶瓷电容，再加一个单独的钽电容或者是最小 4.7 μF 的陶瓷电容）的 VDD 电源。
•VSSA、VDDA=1.7 至 3.6 V：ADC、DAC、复位模块、RC、PLL 的外部模拟电源。VDDA和 VSSA 必须分别连至 VDD 和 VSS。
VDDA 引脚必须连至两个外部去耦电容 （100 nF 陶瓷电容 +1 µF 钽电容或陶瓷电容）。
•USB 收发器使用的 VDDUSB 既可以连接到 VDD 上，也可以连接到外部独立电源（3.0V 到3.6V）上。例如，当器件工作在 1.8V 时，一个独立的 3.3V 电源可以连接到 VDDUSB。
VDDUSB 引脚必须连至两个外部去耦电容 （100 nF 陶瓷电容 +1 µF 钽电容或陶瓷电容）。
•VBAT=1.65 到 3.6 V：当 VDD 不存在时，作为 RTC、32 kHz 外部时钟振荡器和备份寄存器的电源 （通过内部开关切换）。
VBAT 引脚可连至外部电池 (1.65 V<VBAT<3.6 V)。如果没有使用任何外部电池，建议将该引脚连接到带有 100 nF 外部去耦陶瓷电容的 VDD 上。
注： 当内部复位为关闭时， VDD 和 VDDA 的供电范围可低至 1.7 V （请参考第 1.3.5 节：内部复位 OFF）。
•VREF+ 引脚可连至 VDDA 外部供电电源。若在 VREF+ 上施加了一个单独的外部参考电压，则必须将一个 100 nF 和一个 1µF 电容连至此引脚。在所有情况下， VREF+ 必须保持在(VDDA-1.2 V) 和 VDDA （最小值为 1.7 V）。
•进一步过滤模拟噪声的方法：
– VDDA 可通过铁氧体磁环连至 VDD。
– VREF+ 引脚可通过一个电阻连至 VDDA 外部供电电源 （典型值 47 Ω）。
•为激活或停用稳压器，必须将特定引脚 BYPASS_REG （不是所有的封装都有）连接到VSS 或 VDD。
注： 有关详细信息，请参见数据手册的稳压器部分。
•当稳压器开启时，VCAP1 和 VCAP2 引脚必须与 2*2.2μF 低 ESR<2Ω 的陶瓷电容连接。



2. VREF+ 连至 VREF+ 或 VDDA （取决于封装）。
3. VREF- 连至 VREF- 或 VSSA （取决于封装）。
4. 19 为 VDD 和 VSS 输入数目。
5. 参考第 1.3.7 节：调压器 ON/OFF 及内部复位 ON/OFF 的可用性连接 BYPASS_REG 引脚和 PDR_ON 引脚。




1.3复位和电源监控
1.3.1上电复位 (POR)/ 掉电复位 (PDR)
本器件内部集成有 POR/PDR 电路，可以从 1.8 V 开始正常工作。
当 VDD/VDDA 低于指定阈值 VPOR/PDR 时，器件无需外部复位电路便会保持复位模式。有关上电 / 掉电复位阈值的相关详细信息，请参见数据手册的电气特性部分。






在内置了 PDR_ON 引脚的封装上，通过保持 PDR_ON 为高电平来启用电源监控器。在其它
封装上，电源监控器一直启用。


1.3.2可编程电压检测器 (PVD)
可以使用 PVD 监视 VDD 电源，将其与电源控制寄存器 （PWR_CR）中 PLS[2:0] 位所选的阈值进行比较。
通过设置 PVDE 位来使能 PVD。

PWR 电源控制 / 状态寄存器 （PWR_CSR1）中提供了 PVDO 标志，用于指示 VDD 是大于还是小于 PVD 阈值。该事件内部连接到 EXTI 线 16，如果通过 EXTI 寄存器使能，则可以产生中断。
当 VDD 降至 PVD 阈值以下以及 / 或者当 VDD 升至 PVD 阈值以上时，可以产生 PVD 输出中断，具体取决于 EXTI 线 16 上升沿 / 下降沿的配置。该功能的用处之一就是可以在中断服务程序中执行紧急关闭系统的任务。






1.3.3系统复位
除了时钟控制寄存器 CSR 中的复位标志和备份域中的寄存器外，系统复位会将其它全部寄存器都复位为复位值 （请参见图 6）。
只要发生以下事件之一，就会产生系统复位：
1. NRST 引脚低电平 （外部复位）。
2. 窗口看门狗计数结束 （WWDG 复位）。
3. 独立看门狗计数结束 （IWDG 复位）。
4. 软件复位 （SW 复位）（请参见软件复位）。
5. 低功耗管理复位 （参见低功耗管理复位）。







完整版请查看：附件