你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

STM32U5 系列使用 LPBAM 进行功耗优化

[复制链接]
STMCU小助手 发布时间:2022-10-15 18:54
引言' Y# s2 u  b4 d
STM32U5 系列微控制器基于具有 Arm® TrustZone®和 FPU 的高性能 Arm®32 位 Cortex®-M33 CPU。此类产品均采用新型结构制造,得益于其高度灵活性和高级外设集,实现了一流的超低功耗性能。5 o: J. Z5 ~( K( K& X6 |
除了多种 CPU 激活模式配置(可实现更高性能或更低功耗)之外,STM32U5 系列还支持大量低功耗模式,每种模式都具有多个选项。这使得设计人员可以在低功耗性能、短启动时间、可用外设集与 SRAM 数量,以及唤醒源最大数量之间实现最佳折中。0 u; i- w% L# n# v# v; i
嵌入式 SMPS(开关模式电源)降压转换器可用于带有“Q”后缀的特定部件号(例如 STM32U5xxxxxxQ),从而提高激活和低功耗模式下的能源性能。
8 S8 x! o. O! c# M1 t% gSTM32U5 器件支持 4 种主要低功耗模式:
1 ~, e) G: d$ l4 w6 m• 睡眠模式9 W6 I! E( A- ?$ x' ?* M8 L7 @+ j0 |8 n
CPU 时钟关闭,但所有外设均可保持激活状态。所有外设中断或事件可唤醒 CPU。4 N$ o* i/ t5 h# q3 j6 ]8 W9 _
• 停机模式
9 D7 Q3 `4 F. Q+ X5 e高速时钟默认关闭,所有外设和内存保留均可保持激活状态。四种停机模式可供使用:停机 0、停机 1、停机 2 和停机 3,功耗从高到低。LPBAM(低功耗后台自主模式)是一项创新功能,停机 0、停机 1 和停机 2 模式均支持该功能。借助于LPBAM,一些外设继续与 DMA(直接内存访问)一起自主工作。当外设须保持激活状态时,这大幅降低了应用的功耗。通过 LPBAM,可保持激活的外设数量在停机 2 中要比在停机 0 和停机 1 更少。停机 3 模式不支持 LPBAM。
4 Y) v' _& t; x6 ~$ K. c! C# v• 待机模式9 K# r9 Q1 v$ J) N' ~* q
内部调压器关闭。大多数外设和 SRAM 保留随后丢失。在待机模式下最多可保留 64 KB SRAM2 和 2 KB BKPSRAM。
9 V  P# @; z  p& r• 关断模式2 B& b8 d7 r) L9 W2 F
这与待机模式类似,但电源欠压复位和监控被禁用。在该模式下则无法切换到 VBAT。
6 o3 J' i" C" S& C3 Y通过 LPBAM 和高能效处理,高度灵活的低功耗模式与自主外设相结合,使STM32U575xxxxQ/STM32U585xxxxQ 器件达到行业领先的 EEMBC®ULPBench™分数,高达 535ULPMark™。

* u+ w4 u  q  @4 C8 T1 概述
) G: A& U: b% h6 |7 n$ b" r本应用笔记适用于基于 Arm® Cortex®内核设备的 STM32U5 系列。
5 X3 U( E( u& l5 N3 x" l  a提示 Arm 是 Arm Limited(或其子公司)在美国和/或其他地区的注册商标。- }6 b3 o( e+ J9 |
参考文档
; t; N2 R7 t5 N3 }[1] 参考手册:基于 Arm 的 STM32U575xx 和 STM32U585xx 高级 32 位 MCU(RM0456)
3 i+ O* v% f& A8 U[2] STM32U575xx(DS13737)和 STM32U585xx(DS13086)的数据表
. Y! I( L  r3 N9 L9 p8 T[3] 应用笔记用于硬件设置和低功耗的 STM32 微控制器 GPIO 配置(AN4899)
4 A8 w1 S  _5 k8 V# G[4] 应用笔记 STM32U575/585 功耗优化(AN5652)
7 P/ ]: f) {- j; z" D# X[5] EEMBC 组织网址 http://www.eembc.org
  H7 D2 r, M8 w" s3 d
- T0 \; h/ U: j. i" Y2 LPBAM 简介$ a( y( p) B4 F% i( y8 c$ f* n
2.1 LPBAM 概述
1 L7 d1 F# u1 B2 R: G* y/ K+ A) q) [
LPBAM(低功耗后台自主模式)是一种操作模式,允许外设从设备功耗模式到停机 2 模式独立地正常和自主运行,无需运行任何软件。由于 DMA 链表传输,LPBAM 子系统可以链接不同的操作。DMA 操作可涉及:
( q% I  ^1 ?" j2 K0 ]& Z• 外设数据传输* J9 |* ?" Z- f9 W& r
• 外设配置( O, f9 F: u: [, Q9 Y7 {
使用 LPBAM 自动优化功耗:; i7 k$ P3 ~+ u# o
• 外设的总线时钟和内核时钟仅在自主外设请求时予以分配。总线时钟(又称系统时钟)通过 AHB 和 APB 分配给所有启用的外设,其中至少包括一个 DMA 和一个 SRAM。
  s0 N7 G! r4 r% ]% n• 内部 RC 振荡器根据外设时钟请求自动开启和关闭。外部振荡器和 PLL 无法用于 LPBAM。) f5 c& R/ u6 O# B
• 模拟外设在需要时自动开启和关闭。
7 Y4 a. y3 ~- h• 该设备可处于低至停机 2 的低功耗模式,无需唤醒来管理外设操作,因此减少了设备唤醒和运行操作期间的能量损失。1 P8 U7 V0 e' G% ~8 T3 d+ l2 y
即使在停机模式下,大量的硬件触发选择也允许外设自动启动的活动。外设中断在启用时从停机模式唤醒设备。# D0 i: {1 a& l0 D. T4 J+ o. D
LPBAM 的典型基本用例是设备处于停机 2 模式下的周期性外设操作(例如 ADC 转换,或通过 I
1 I  N8 X9 D  `, j! ]) |; j2C 或 SPI 等通信接口仅限传感器采集)。唤醒源可以是任何外设中断,例如:
- Q) `3 y1 ~2 _2 Z• 外设的传输/转换结束
$ B$ t  G# E  p) e0 r; C) m+ V• DMA 传输完成* l& Q0 |3 [% U( E$ {
• 错误检测

' D$ M( g' Q/ n3 x) v1 m
( w; t. E( s8 T
# y* Q5 k: h$ a9 |- ]% o5 O
)$O6G{EA_{CW[}Z(WXJ6J`4.png   {4 A# }* T. v
/ ?4 w$ N7 }, g" h+ F7 j0 ?
可以使用多个 DMA 通道或在同一通道上链接来自不同外设的操作来构建更复杂的应用。
, f8 e  J4 G# E- b; I; {
7 p; E) `, `, O7 @* l" c' ?; P
2.2 支持 LPBAM 的外设& |3 V  h  F7 m- i% W! @5 ?
支持 LPBAM 的外设可分为两类:
6 p& I% i; r( O* I% y• 具有时钟请求功能的自主外设2 I( j% m4 f! K
这些外设支持停机模式下的 DMA 传输。, b5 T# y3 Z& p. t
• LPBAM 被动外设& h" L/ ^9 ]. J2 b
这些外设不支持 DMA 请求,也不支持生成时钟请求。但借助于 DMA 时钟请求,可以在因 DMA 时钟请求而接收到系统时钟时,对外设本身的寄存机进行重新配置。除此之外,有些也可以为自主外设提供硬件触发。
# J! b  C: R* [: X1 U8 h( Y自主或被动 LPBAM 外设产生的任何中断都会将 STM32U5 器件从 停机 模式唤醒。' U( f: v! M& M# Z. }! C) X
提示 停机 3 模式不支持 LPBAM。

+ J- R: k3 C& {: T6 A: s6 Y- r3 w9 D. |" g4 {4 A0 a% Y7 V9 Z- `' C

9 T" }- C. ?( f' @8 j; u 2Y4{W%Z~G1O@8URY%HD4ZB9.png
6 L8 x6 d# a4 ]! i. }! i) R. ^5 v6 v+ [
3 LPBAM 硬件机制( `/ S- i1 B5 s' \* i
3.1 电源和时钟架构
/ H; Y3 m5 |: k  o$ o
STM32U5 分为两个域:CPU 域(CD)和 SmartRun 域(SRD)。下图和下表显示了 AHB 和 APB 外设在这两个域中的分布。
8 w7 i- F: x% |# r( `3 w$ L" M
* J5 A, ^1 G/ c3 p

  ?7 Q& u" {* \4 D) S/ w& M7 ] )CI37ME(9$AZLV5YY{LDE2T.png 0 }5 K3 o: H4 s

3 I( }% Z0 d! y; E& Z4 C- _. b在停机 0 和停机 1 模式下,CPU 域和 SmartRun 域完全供电,而且均可支持 LPBAM 的动态活动。然后可以使用GPDMA1 和 LPDMA1 两者。GPDMA1 可以访问所有设备 SRAM,而 LPDMA1 只能访问 SRAM4。

" ]! a  N! k# U3 H! R  W6 s( y在停机 2 模式下,CPU 域处于低泄漏模式,禁止任何动态活动。借助 LPBAM,只有 SmartRun 域完全供电并且可以维持动态活动。只能使用 LPDMA1,其只能访问 SRAM4。LPDMA1 链表项和外设数据缓冲区均须位于 SRAM4中。本应用笔记重点介绍停机 2 模式下的 LPBAM,因为这是最有效的节能源模式。
" Y+ C, B3 Y- u# }0 d- r警告: 在停机 0 和停机 1 模式下,映射到 AHB3 和 APB3(属于 SmartRun 域)的自主外设只能与 LPDMA1 和 SRAM4一起使用。主要原因在于当 SRD 外设请求总线时钟时,AHB 和 APB 时钟仅分布在 SmartRun 域中,而不是CPU 域中。
) y9 q* A7 b/ _; V; Y1 u. W) B
: c: H) o# E7 A0 ]& l& w+ z+ U* ~/ a# E3.1.1 停机 0、停机 1 或停机 2 模式下 LPBAM 活动期间 SRD 中的时钟分布. g  B9 j# q+ X% [
自主外设可请求其时钟(内核时钟或总线时钟),使其能正常工作,在工作完毕后会自动恢复到默认的关闭时钟状态(STOP 状态)来降低功耗(LSE 和 LSI 低功耗低速振荡器除外)。: d+ I- @0 J. ~
在停机 2 模式中,只有 SmartRun 域中的外设可正常工作,时钟在该域中运行。下图放大了 SRD 架构,显示了在停机 2 模式下正常工作的所有外设。

9 x& G' z+ z2 `, e3 k. ^; ?3 W0 C# p5 \" Q7 n) h' G
$ A* q. M7 |6 \; E. H8 \! I2 D
AK9BE6A({VIF7[(%G9T{ZYY.png $ Z3 a9 Z5 U, Q/ E
, D4 q) h# V9 T  N1 Z# a# L6 x
SmartRun 域可以具有两种状态:
6 Q/ v, D, M2 O9 m) P  a6 l• SRD 处于 DStop 状态:不存在 AHB3/APB3 时钟。
7 S; k2 Q0 @. Y0 {• SRD 处于 DRun 状态:AHB3/APB3 时钟存在,并在停机模式下分配给所有在 RCC 中启用的 SRD 外设(参见表 4)。
0 y0 c6 P( k! S2 \8 d, |' Y

4 `3 [( s  G8 a! M. X) W
4 w! P6 C5 j, z' J: E
35%}@353**VD~AZ_WLL`65.png 5 n) z- c; l, Q2 T% q- F8 M

4 }* A: w. M% V0 M" k提示 通过设置 PWR-CR2 中的 SRDRUN 位,可强制使 SRD 始终处于 DRun 状态。
& X" b5 R. S3 k' `下表详细介绍了域状态和时钟分布。

$ k) n7 D7 _/ \% O; C, A- ~! ^/ h, B: ~- Y- O1 P* N: s' J# I7 S
5 P! n& N# o0 M* H, l7 f
$B54MJ7}`NKAFW@JJ4{44VA.png
7 o2 |& R$ ]' }  i0 w
% V' P1 V3 _/ h+ |$ Z; M2 k警告: 对于任何需要在停机 0、停机 1 或停机 2 模式期间正常工作或由 LPDMA1 访问的 SRD 外设,都须使用在RCC_AHB3ENR/RCC_APB3ENR、RCC_AHB3SMENR/RCC_APB3SMENR 和 RCC_SRDAMR 寄存器中设置的三个使能位进行配置。

, [6 d2 H, a$ X/ _: g3 w3 W/ \# d. g
. p: Q& E& X2 D
完整版请查看:附件
' J, V6 V' d% x4 v8 m3 V
/ t4 ]+ R2 y9 y4 w! Y

; C& D8 U2 a+ \4 B! G- ~

zh.DM00779638.pdf

下载

2.12 MB, 下载次数: 6

1 收藏 评论0 发布时间:2022-10-15 18:54

举报

0个回答
关于意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
招聘信息
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
关注我们
st-img 微信公众号
st-img 手机版