你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

STM32U5 系列使用 LPBAM 进行功耗优化

[复制链接]
STMCU小助手 发布时间:2022-10-15 18:54
引言
; u/ W% s( P% a) g  j: nSTM32U5 系列微控制器基于具有 Arm® TrustZone®和 FPU 的高性能 Arm®32 位 Cortex®-M33 CPU。此类产品均采用新型结构制造,得益于其高度灵活性和高级外设集,实现了一流的超低功耗性能。- G1 _' J7 F4 N$ l- I3 t' O
除了多种 CPU 激活模式配置(可实现更高性能或更低功耗)之外,STM32U5 系列还支持大量低功耗模式,每种模式都具有多个选项。这使得设计人员可以在低功耗性能、短启动时间、可用外设集与 SRAM 数量,以及唤醒源最大数量之间实现最佳折中。3 v  {0 Z. D+ S3 ]! ]
嵌入式 SMPS(开关模式电源)降压转换器可用于带有“Q”后缀的特定部件号(例如 STM32U5xxxxxxQ),从而提高激活和低功耗模式下的能源性能。) l  O5 o1 a7 g! E0 B. \: d/ D5 s2 F& ^
STM32U5 器件支持 4 种主要低功耗模式:
+ M0 u: E5 r# m3 j• 睡眠模式
9 v7 M  C3 p) O3 {$ p) ECPU 时钟关闭,但所有外设均可保持激活状态。所有外设中断或事件可唤醒 CPU。8 p# s; K; @: l9 @2 ]# _  O- I
• 停机模式
+ G1 X% f4 @% E" r+ b" M% K- M$ r高速时钟默认关闭,所有外设和内存保留均可保持激活状态。四种停机模式可供使用:停机 0、停机 1、停机 2 和停机 3,功耗从高到低。LPBAM(低功耗后台自主模式)是一项创新功能,停机 0、停机 1 和停机 2 模式均支持该功能。借助于LPBAM,一些外设继续与 DMA(直接内存访问)一起自主工作。当外设须保持激活状态时,这大幅降低了应用的功耗。通过 LPBAM,可保持激活的外设数量在停机 2 中要比在停机 0 和停机 1 更少。停机 3 模式不支持 LPBAM。( Q' f/ C0 a" E, S1 [
• 待机模式
; v  P. Z% R  J7 }% d9 M内部调压器关闭。大多数外设和 SRAM 保留随后丢失。在待机模式下最多可保留 64 KB SRAM2 和 2 KB BKPSRAM。
% _+ t* E* h* K( L& W# Z" K. S% T• 关断模式
& ]/ h! C& i' x/ i7 }  W7 a% Y7 z这与待机模式类似,但电源欠压复位和监控被禁用。在该模式下则无法切换到 VBAT。
* W) B+ e. G( a, J9 ~" {通过 LPBAM 和高能效处理,高度灵活的低功耗模式与自主外设相结合,使STM32U575xxxxQ/STM32U585xxxxQ 器件达到行业领先的 EEMBC®ULPBench™分数,高达 535ULPMark™。

! p2 A% l* C3 f) k  J1 D' O1 T$ c1 概述/ m/ U8 N6 _: ^8 h; Q
本应用笔记适用于基于 Arm® Cortex®内核设备的 STM32U5 系列。) m. Q5 k  B0 y
提示 Arm 是 Arm Limited(或其子公司)在美国和/或其他地区的注册商标。( b; F/ W0 v' Z8 S
参考文档1 n# S! Z7 G: B9 C+ m  t6 a
[1] 参考手册:基于 Arm 的 STM32U575xx 和 STM32U585xx 高级 32 位 MCU(RM0456)
9 @# m0 e/ z9 Q1 D[2] STM32U575xx(DS13737)和 STM32U585xx(DS13086)的数据表6 t$ h9 s% B. a; B6 Z& A
[3] 应用笔记用于硬件设置和低功耗的 STM32 微控制器 GPIO 配置(AN4899)
$ r" u, W7 I" ]( o; H[4] 应用笔记 STM32U575/585 功耗优化(AN5652), P$ c5 q8 a  h' s) i& y  q
[5] EEMBC 组织网址 http://www.eembc.org
$ A9 I  I6 H( ~& F0 T. Y- E) e4 [* n1 g
2 LPBAM 简介
: A' G7 F- B5 T9 k5 G& S2.1 LPBAM 概述

( z/ D' ~' o9 f! V6 A8 [% f8 oLPBAM(低功耗后台自主模式)是一种操作模式,允许外设从设备功耗模式到停机 2 模式独立地正常和自主运行,无需运行任何软件。由于 DMA 链表传输,LPBAM 子系统可以链接不同的操作。DMA 操作可涉及:
' b  U6 i* h0 F; k4 Y• 外设数据传输+ t) |# {7 g7 L% N* h( C; R
• 外设配置( h& J5 s' l* p8 ^8 D8 R
使用 LPBAM 自动优化功耗:: |. X. Q7 Q( o
• 外设的总线时钟和内核时钟仅在自主外设请求时予以分配。总线时钟(又称系统时钟)通过 AHB 和 APB 分配给所有启用的外设,其中至少包括一个 DMA 和一个 SRAM。
; k, a: g0 J3 b8 Q• 内部 RC 振荡器根据外设时钟请求自动开启和关闭。外部振荡器和 PLL 无法用于 LPBAM。; p1 ^0 }7 Y8 S
• 模拟外设在需要时自动开启和关闭。$ O1 ?" J0 d0 f$ H( e' O& Q3 B
• 该设备可处于低至停机 2 的低功耗模式,无需唤醒来管理外设操作,因此减少了设备唤醒和运行操作期间的能量损失。* ]$ u7 x  H6 P8 e7 b
即使在停机模式下,大量的硬件触发选择也允许外设自动启动的活动。外设中断在启用时从停机模式唤醒设备。$ t% u) a9 }. a. {
LPBAM 的典型基本用例是设备处于停机 2 模式下的周期性外设操作(例如 ADC 转换,或通过 I
7 w4 b" ^# y: K+ F0 |2C 或 SPI 等通信接口仅限传感器采集)。唤醒源可以是任何外设中断,例如:
: s6 p  S( i7 X* M# _$ v• 外设的传输/转换结束/ ?* T9 Q2 i: j9 G1 Q5 D9 |7 S0 ^
• DMA 传输完成+ I# O: ~3 v  i# u. g0 z( h& O
• 错误检测

9 h7 O: X  E$ e! A) b' A
- ^+ q" D9 f+ B; }& f4 {* o
+ D6 _- l6 h& W# x* d) U% z( Y
)$O6G{EA_{CW[}Z(WXJ6J`4.png 6 w0 D% l7 A) z$ J1 d! Q; B7 d9 I
0 Z  N2 q+ G( q# b
可以使用多个 DMA 通道或在同一通道上链接来自不同外设的操作来构建更复杂的应用。
% ?+ _  ^" G5 ?2 z+ B4 o8 m/ \
4 _. L6 l( [- @- x7 L9 T
2.2 支持 LPBAM 的外设
' v: q4 b. ^. }6 J, @3 r支持 LPBAM 的外设可分为两类:* B7 F1 J$ b, o, J8 ^& k
• 具有时钟请求功能的自主外设
- v# ^6 `, _2 W; V( x; x5 @: L这些外设支持停机模式下的 DMA 传输。
* ~/ B4 C5 ]+ `: M& h• LPBAM 被动外设) Q" y5 h( a8 U/ L1 p
这些外设不支持 DMA 请求,也不支持生成时钟请求。但借助于 DMA 时钟请求,可以在因 DMA 时钟请求而接收到系统时钟时,对外设本身的寄存机进行重新配置。除此之外,有些也可以为自主外设提供硬件触发。
1 v8 V" W/ V* Z/ f- v# Y自主或被动 LPBAM 外设产生的任何中断都会将 STM32U5 器件从 停机 模式唤醒。
5 [7 P, e$ ]4 I! f! Y7 \/ N5 k提示 停机 3 模式不支持 LPBAM。
$ W: z7 r, |9 a/ i

* O0 `% a2 A; k' |& Y) F, S  ~

, H  W& l/ l/ @% D: d" i 2Y4{W%Z~G1O@8URY%HD4ZB9.png
: |5 y- G; U7 C6 {
% d) `0 c9 ?0 U+ P# e3 LPBAM 硬件机制' W/ _: I/ }$ w9 W: y' H
3.1 电源和时钟架构

) L0 H7 E% q9 ?7 @' vSTM32U5 分为两个域:CPU 域(CD)和 SmartRun 域(SRD)。下图和下表显示了 AHB 和 APB 外设在这两个域中的分布。
. M* l; s1 V; }7 S& X; ^

9 M4 y' K. t1 o" T- p' a; B
. Y( q' i0 Q" I) J* ?  p
)CI37ME(9$AZLV5YY{LDE2T.png
5 o2 q' F: o8 Z! G
0 ]4 t: D' N& o* E5 F% x在停机 0 和停机 1 模式下,CPU 域和 SmartRun 域完全供电,而且均可支持 LPBAM 的动态活动。然后可以使用GPDMA1 和 LPDMA1 两者。GPDMA1 可以访问所有设备 SRAM,而 LPDMA1 只能访问 SRAM4。

8 A" S# Q5 d: B" I在停机 2 模式下,CPU 域处于低泄漏模式,禁止任何动态活动。借助 LPBAM,只有 SmartRun 域完全供电并且可以维持动态活动。只能使用 LPDMA1,其只能访问 SRAM4。LPDMA1 链表项和外设数据缓冲区均须位于 SRAM4中。本应用笔记重点介绍停机 2 模式下的 LPBAM,因为这是最有效的节能源模式。+ @4 Q. [/ G5 @* e6 z+ |( c# g
警告: 在停机 0 和停机 1 模式下,映射到 AHB3 和 APB3(属于 SmartRun 域)的自主外设只能与 LPDMA1 和 SRAM4一起使用。主要原因在于当 SRD 外设请求总线时钟时,AHB 和 APB 时钟仅分布在 SmartRun 域中,而不是CPU 域中。
4 `$ x9 I1 ?9 c1 a4 w* S' m' P' j3 B# \1 \
3.1.1 停机 0、停机 1 或停机 2 模式下 LPBAM 活动期间 SRD 中的时钟分布8 D& c: I3 k* Y+ P7 b
自主外设可请求其时钟(内核时钟或总线时钟),使其能正常工作,在工作完毕后会自动恢复到默认的关闭时钟状态(STOP 状态)来降低功耗(LSE 和 LSI 低功耗低速振荡器除外)。
  d" N$ ?5 k# `0 `在停机 2 模式中,只有 SmartRun 域中的外设可正常工作,时钟在该域中运行。下图放大了 SRD 架构,显示了在停机 2 模式下正常工作的所有外设。
/ J0 s$ k: g  h7 r3 g
+ w8 h- D; C3 x1 t/ K0 o

: ~2 |, I6 N$ R. D7 y; x' F& G, t AK9BE6A({VIF7[(%G9T{ZYY.png 4 D0 O% r7 y, v& @" X$ L2 d7 D+ z
* d$ D6 Y+ o# s6 E
SmartRun 域可以具有两种状态:) O- {5 \" [7 p& G/ z8 y  V# @
• SRD 处于 DStop 状态:不存在 AHB3/APB3 时钟。
* K: n% e: Q2 f2 x- y# B• SRD 处于 DRun 状态:AHB3/APB3 时钟存在,并在停机模式下分配给所有在 RCC 中启用的 SRD 外设(参见表 4)。

/ e$ n, Q6 m* V, m0 C# T7 M1 `0 G- W

) T  V, V8 D3 a 35%}@353**VD~AZ_WLL`65.png
: i1 P. h* D  u" L3 r: C- A" u4 n# \# P, ]! x, }/ o
提示 通过设置 PWR-CR2 中的 SRDRUN 位,可强制使 SRD 始终处于 DRun 状态。* T5 W# J! m) }8 D5 F) L  u+ q9 s
下表详细介绍了域状态和时钟分布。

9 W1 N4 ]8 K7 h, V% R6 D% G
6 Y2 ^* l: y* Z" s. A, t
6 W( q5 d0 [, i% F
$B54MJ7}`NKAFW@JJ4{44VA.png * U" `$ O9 d% s0 M5 w8 \
+ B+ w' [9 j. y2 W# c4 W/ X. ~
警告: 对于任何需要在停机 0、停机 1 或停机 2 模式期间正常工作或由 LPDMA1 访问的 SRD 外设,都须使用在RCC_AHB3ENR/RCC_APB3ENR、RCC_AHB3SMENR/RCC_APB3SMENR 和 RCC_SRDAMR 寄存器中设置的三个使能位进行配置。
$ r6 p; [3 h6 h! P4 @

+ p+ A' A2 r: [5 U: z' |
# b( q/ Z0 {" q) Z# B7 D
完整版请查看:附件" K9 A: S! }) F- Z
0 ~9 ~# o+ H: E1 A5 s2 G0 W
5 ]( a, h5 g( v8 [

zh.DM00779638.pdf

下载

2.12 MB, 下载次数: 6

1 收藏 评论0 发布时间:2022-10-15 18:54

举报

0个回答
关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32Cube扩展软件包
意法半导体边缘AI套件
ST - 理想汽车豪华SUV案例
ST意法半导体智能家居案例
STM32 ARM Cortex 32位微控制器
关注我们
st-img 微信公众号
st-img 手机版