最大采样率
如果设置PLCK2为6分频，那么ADCCLK为：72M/6=12MHz。在外部晶振为8MHZ的情况下，这是F103系列ADC得到的最大时钟频率。

! B% F, r2 ~6 b
2 ^3 x7 i5 i7 A9 M6 u% c8 R( E
: u5 ~* h; |$ m% u4 S" y最小采样周期为1.5个周期+12.5周期=14周期。
那么最大采样频率为：12MHZ/14周期=851.142KHZ≈851KHZ
也就是1s可以采样851K个数据，对于STM32F1这个采样率已经是最大能力了。
: y4 @; k' c1 D! ], }
6 a( w& X5 w" w# N7 l
& g. E9 f1 f: b7 }# `3 z9 g$ _& N# B8 K

最小采样率
如果设置PLCK2为8分频，那么ADCCLK为：72M/8=9MHz。在外部晶振为8MHZ的情况下，这是F103系列ADC得到的最小时钟频率。

4 |0 H/ X& L+ V8 B$ ?7 {
最大采样周期为239.5个周期+12.5周期=252周期。
那么最大采样频率为：9MHZ/252周期=35.714KHZ≈35.7KHZ
也就是1s可以采样35.7K个数据，对于STM32F1这个采样率时其最小的采样能力。



, f# ]1 ^5 |6 E/ Q& q( C' d" o————————————————
版权声明：果果小师弟
5 x; N! [/ n/ Z2 z9 v* o
8 h9 _+ m1 G1 p8 S9 v( Y! ^, r
; x( n( i: ~4 g  f  V( A1 D