最大采样率
如果设置PLCK2为6分频，那么ADCCLK为：72M/6=12MHz。在外部晶振为8MHZ的情况下，这是F103系列ADC得到的最大时钟频率。
; ^' z. A" W2 s: h" s& i. S
: R0 j& x% |: b& B
% n+ H% Z& g  ^; H5 j
! h+ N8 E# ~6 }5 H, ?% u  |3 _最小采样周期为1.5个周期+12.5周期=14周期。
那么最大采样频率为：12MHZ/14周期=851.142KHZ≈851KHZ
也就是1s可以采样851K个数据，对于STM32F1这个采样率已经是最大能力了。

  Y3 a# N8 w2 m

9 G& F0 M, k1 A! f
最小采样率
如果设置PLCK2为8分频，那么ADCCLK为：72M/8=9MHz。在外部晶振为8MHZ的情况下，这是F103系列ADC得到的最小时钟频率。


6 o3 R4 i9 D0 o: N- w, H# x. m最大采样周期为239.5个周期+12.5周期=252周期。
那么最大采样频率为：9MHZ/252周期=35.714KHZ≈35.7KHZ
: L: R2 h5 M1 |7 K; |7 @& ]也就是1s可以采样35.7K个数据，对于STM32F1这个采样率时其最小的采样能力。
) a& P" W  p% J; W8 N3 i0 V

6 W8 h( z/ `4 ]" V8 y9 D. l4 u
————————————————
版权声明：果果小师弟