STM32L496VG ADC1,ADC2,ADC3通道同时采集，ADC1,ADC2采样频率2MHZ，ADC3采样频率45KHZ。并发采样的时候，ADC1,ADC2会受到ADC3 45KHZ采样的影响，ADC1,ADC2会在这个节点大幅跌落，导致数据采集出现误差。DMA已经独立配置，且数据读取正常。PCB线路设计已经验证暂时没有发现问题。希望大佬帮忙解答

注意ref+ 上的电压稳定性。 因为ADC模块是耗电比较大的模块。当多个模块同时工作时，对模拟电压需求变大。
逐次比较型的ADC工作时又是以模拟电压为基准的，所以对模拟电压稳定性提出了较高的要求，这也还是为什么多占用引脚来单独供电的原因之一。