如何设计硬件R-2R梯形网络电路，得以输出16bit的分辨率？

你的浏览器版本过低，可能导致网站不能正常访问！
为了你能正常使用网站功能，请使用这些浏览器。

st-img

chrome

st-img

firefox

st-img

safari

st-img

如何设计硬件R-2R梯形网络电路，得以输出16bit的分辨率？

[复制链接]

阿青_STM32 提问时间：2024-12-24 16:56 / 未解决

笔者使用STM32F103RET6方案设计一款录音笔，为了减少纹波并提高分辨率，在硬件电路设计上预采用R-2R梯形网络，如何设计才能达到输出16bit的分辨率？

赞收藏评论1 发布时间：2024-12-24 16:56

1个回答

星海灿烂回答时间：昨天 17:27

1、首先电阻的精度至少0.1%；

2、布局尽量远离模拟信号；

3、需要检查一下STM32F103RET6GPIO口输出速率是否满足你的速率要求；

赞 0 评论

所属标签

STM32F1

相似问题

官网相关资源

关于 意法半导体: 我们是谁; 投资者关系; 意法半导体可持续发展举措; 创新与技术; 意法半导体官网

联系我们: 联系ST分支机构; 寻找销售人员和分销渠道; 社区; 媒体中心; 活动与培训

隐私策略: 隐私策略; Cookies管理; 行使您的权利

官方最新发布: STM32Cube扩展软件包; 意法半导体边缘AI套件; ST - 理想汽车豪华SUV案例; ST意法半导体智能家居案例; STM32 ARM Cortex 32位微控制器

关注我们: 微信公众号; 手机版