2 W) T, l( b) \8 ^; ]9 f- [1. 前言
: h" H+ ~8 G0 k- W# ~) r- c除0操作属于错误操作，在ARM Cortex-M平台上会有相应的报错机制。但这边会涉及到整型数的除0以及浮点数的除0，另外还会涉及错误产生后的报错机制，是中断还是错误位，本文会对这个报错机制加以说明。使用STM32H723做为测试芯片。

6 N  [5 g8 h+ E) c( e- [$ z# r2. 整形数除0操作报错

默认情况下，STM32H723对整形数的除0操作，会忽略掉错误，原因在于默认情况下 SCB->CCR寄存器默认配置中这个除0操作是非捕获状态，如果想要系统报错，需要把 DIV_0_TRP这个位置1，这样，当执行除0操作的时候会进入hardfault，并且有标志位产生。

▲ 图1. SCB CCR默认地址和复位初值

▲ 图2. DIV_0_TRP位于bit4

. p2 r3 \) n  b; [- N

▲ 图3. DIV_0_TRP参数说明

1 y* y& _# y4 Q+ N6 z
+ h, c- N+ w2 W5 T测试执行整型数除0操作代码。

1. /* Enable System clock */
   
2. __HAL_RCC_SYSCFG_CLK_ENABLE();
   & t# n& g, }# w1 R
3. /* Enable DIV_0_TRP */
   
4. SCB->CCR |= (1<<4);
   
5. /* Div value set to 0 */
   1 t* M/ \" }& i. E: L* H
6. IDiv = 0;
   
7. /* Exctue div 0 */
   
8. Iout = Iin/IDiv;

复制代码

▲ 图4. Fault Report-除0错误

▲ 图5. 查看进入Hardfault的程序位置

▲ 图6. 找到因为除0导致的进入Hardfault

3. 浮点数除0的报错机制
浮点数的除0操作，没有专门的Hardfault触发机制，也就不能产生中断，只能通过对FPU单元的读取进行判别，而且在调试模式下，通过IAR读取寄存器的结果是正确的，而通过Keil的读取会有错误，实际已经发生了浮点除0操作，但Keil的FPU->SCR寄存器DZC没有置位。
- ]0 ]9 V' C, N" P# [

▲ 图7. FPSCR寄存器

执行浮点除0的测试代码：

1. static volatile float fin = 0.9f,fout,fdiv;
   
2. static volatile uint16_t Mark;
   
3. /* Div value set to 0 */
   4 b; t7 ^7 N5 Y. y/ z
4. fdiv = 0.0f;
   
5. /* Exctue float div 0 */
   
6. fout  = fin/fdiv;
   ( T2 K6 L& h1 G7 P  b: W! ^) I- U
7. /* Get wrong mask value */
   . k) q1 i7 |/ l' R- Q: N: N9 Q0 W# H
8. Mark = __get_FPSCR();

复制代码

% w; U4 u& f7 V! c: N: _4 W

▲ 图8. IAR的浮点除0后DZC标志位置位

/ ?0 i+ n$ D  x4 t9 y
1 U9 C# c' d, @" U9 ~

▲ 图9. Keil浮点除0后DZC标志位有误

- c4 d- J$ D, v, ?- |读取FPSCR寄存器，返回错误码0x02（除0操作）。
4 T9 h2 d8 r3 U. X% U( P

$ |% s) w3 i" v1 g) K

▲ 图10. 读取FPSCR

: _  I# H+ C4 a6 [' q8 J

4 k1 E0 w4 t+ K5 I; K
8 w2 l1 _" @3 h* u& T0 R5 E6 M4. 结论
本文通过对除0操作的报错机制做细致说明，可以看到整型除0可以有Hardfault的中断产生，而浮点的除0只能通过标志位判别，实际使用过程中尽量避免这种错误的操作。
7 E( t) V% x* R; J6 u$ k9 u

. ^' i& U4 @. s, L) T6 @0 t

▼▼▼

点击按钮下载《Cortex-M核除0操作的报错机制话题》原文档。
+ k' j2 {4 _' w+ h LAT1423_Cortex-M核除0操作的报错机制话题_v1.0.pdf (515.22 KB, 下载次数: 0)

2025-2-6 09:09 上传

点击文件名下载附件
5 }3 w; f  z! Q9 H3 m$ _& r4 I; K9 _