- V+ k" y" `' ]$ D
% Z1 @, j; M- B. \; q  m& l1. 前言
除0操作属于错误操作，在ARM Cortex-M平台上会有相应的报错机制。但这边会涉及到整型数的除0以及浮点数的除0，另外还会涉及错误产生后的报错机制，是中断还是错误位，本文会对这个报错机制加以说明。使用STM32H723做为测试芯片。

2. 整形数除0操作报错

默认情况下，STM32H723对整形数的除0操作，会忽略掉错误，原因在于默认情况下 SCB->CCR寄存器默认配置中这个除0操作是非捕获状态，如果想要系统报错，需要把 DIV_0_TRP这个位置1，这样，当执行除0操作的时候会进入hardfault，并且有标志位产生。

▲ 图1. SCB CCR默认地址和复位初值

▲ 图2. DIV_0_TRP位于bit4

8 R/ J) i4 T& D. ]

▲ 图3. DIV_0_TRP参数说明

! O- s" m' B, P3 t) {+ x- a# ^- P测试执行整型数除0操作代码。
6 h7 S2 a5 E0 H% H

1. /* Enable System clock */
   " L( s4 q2 O6 c  ]5 Q
2. __HAL_RCC_SYSCFG_CLK_ENABLE();
   & q# M% e7 b2 `; Q
3. /* Enable DIV_0_TRP */
   ' j2 m4 x9 y0 n( s7 j8 G
4. SCB->CCR |= (1<<4);
   6 R; I- I# V9 _- s8 s
5. /* Div value set to 0 */
   
6. IDiv = 0;
   , ~8 s" `" u( B( B" E) U
7. /* Exctue div 0 */
   8 S* |# v, y# Z% {
8. Iout = Iin/IDiv;

复制代码

▲ 图4. Fault Report-除0错误

▲ 图5. 查看进入Hardfault的程序位置

▲ 图6. 找到因为除0导致的进入Hardfault

. J  f$ w7 B5 J% S) i3. 浮点数除0的报错机制
1 _$ R' F( g5 m( q2 K% U浮点数的除0操作，没有专门的Hardfault触发机制，也就不能产生中断，只能通过对FPU单元的读取进行判别，而且在调试模式下，通过IAR读取寄存器的结果是正确的，而通过Keil的读取会有错误，实际已经发生了浮点除0操作，但Keil的FPU->SCR寄存器DZC没有置位。
2 G& }6 r) a+ `0 h5 K9 S  O, ~

▲ 图7. FPSCR寄存器

) E+ v/ r  k5 _9 e) B3 g5 V执行浮点除0的测试代码：

1. static volatile float fin = 0.9f,fout,fdiv;
   1 \. ~: o( L& D. F0 |: t
2. static volatile uint16_t Mark;
   
3. /* Div value set to 0 */
   
4. fdiv = 0.0f;
   4 |( x% d  l& x* S
5. /* Exctue float div 0 */
   
6. fout  = fin/fdiv;
   
7. /* Get wrong mask value */
   - C0 E/ ?  I0 X
8. Mark = __get_FPSCR();

复制代码

4 r% N  C# Y3 W  y! |$ X

▲ 图8. IAR的浮点除0后DZC标志位置位

▲ 图9. Keil浮点除0后DZC标志位有误

6 p8 x! x1 U! d; k读取FPSCR寄存器，返回错误码0x02（除0操作）。

/ K( I, ~8 a( P* t, K  N

▲ 图10. 读取FPSCR

0 z' M8 x/ c% l9 p* Z- x# S
8 V3 v  Q8 j% A4. 结论
本文通过对除0操作的报错机制做细致说明，可以看到整型除0可以有Hardfault的中断产生，而浮点的除0只能通过标志位判别，实际使用过程中尽量避免这种错误的操作。
0 e# Z9 J9 [/ r: Y5 u
+ U$ S# m& P0 O3 N
) w- v! I3 @8 J$ v( v* E  |9 j

▼▼▼

点击按钮下载《Cortex-M核除0操作的报错机制话题》原文档。
LAT1423_Cortex-M核除0操作的报错机制话题_v1.0.pdf (515.22 KB, 下载次数: 0)

2025-2-6 09:09 上传

点击文件名下载附件