+ z8 P  [# S" A3 V9 Y) J
1. 前言
除0操作属于错误操作，在ARM Cortex-M平台上会有相应的报错机制。但这边会涉及到整型数的除0以及浮点数的除0，另外还会涉及错误产生后的报错机制，是中断还是错误位，本文会对这个报错机制加以说明。使用STM32H723做为测试芯片。
1 x2 l* u) j) s! @
/ \/ e, q+ T' y  |& b7 n* l2. 整形数除0操作报错

默认情况下，STM32H723对整形数的除0操作，会忽略掉错误，原因在于默认情况下 SCB->CCR寄存器默认配置中这个除0操作是非捕获状态，如果想要系统报错，需要把 DIV_0_TRP这个位置1，这样，当执行除0操作的时候会进入hardfault，并且有标志位产生。

▲ 图1. SCB CCR默认地址和复位初值

▲ 图2. DIV_0_TRP位于bit4

' s$ g! a: y# w9 V0 ?4 E# `

▲ 图3. DIV_0_TRP参数说明

) |8 }( i8 q) b; u/ g
测试执行整型数除0操作代码。

1. /* Enable System clock */
   : g& c; n+ n/ w) s. w
2. __HAL_RCC_SYSCFG_CLK_ENABLE();
   $ F* Q' [! A# }; _0 }
3. /* Enable DIV_0_TRP */
   
4. SCB->CCR |= (1<<4);
   # a! _0 F; k" P
5. /* Div value set to 0 */
   5 d, n; v* C3 p& V# R+ M
6. IDiv = 0;
   
7. /* Exctue div 0 */
   
8. Iout = Iin/IDiv;

复制代码

▲ 图4. Fault Report-除0错误

▲ 图5. 查看进入Hardfault的程序位置

▲ 图6. 找到因为除0导致的进入Hardfault

$ l$ n& o2 u2 e3 S$ g6 t3. 浮点数除0的报错机制
浮点数的除0操作，没有专门的Hardfault触发机制，也就不能产生中断，只能通过对FPU单元的读取进行判别，而且在调试模式下，通过IAR读取寄存器的结果是正确的，而通过Keil的读取会有错误，实际已经发生了浮点除0操作，但Keil的FPU->SCR寄存器DZC没有置位。
& e" |6 _: n3 v* E( m" s

▲ 图7. FPSCR寄存器

执行浮点除0的测试代码：

1. static volatile float fin = 0.9f,fout,fdiv;
   
2. static volatile uint16_t Mark;
   / v) q+ U3 }5 U8 p, g$ Q8 \
3. /* Div value set to 0 */
   
4. fdiv = 0.0f;
   
5. /* Exctue float div 0 */
   8 [3 Q: \8 ^$ x( n7 H% ?
6. fout  = fin/fdiv;
   ! V7 a0 n+ t0 I8 i1 I
7. /* Get wrong mask value */
   ) c: }" F9 `. J* i0 |) t; I4 e( m
8. Mark = __get_FPSCR();

复制代码

▲ 图8. IAR的浮点除0后DZC标志位置位

  u5 `! P6 K) l- s! w9 X

▲ 图9. Keil浮点除0后DZC标志位有误

5 n5 ]2 m' y7 s2 z
6 `: T7 x2 I" R& Z读取FPSCR寄存器，返回错误码0x02（除0操作）。
7 B( D6 F5 f7 d
4 u6 \2 C) H" P
  i+ U4 O5 Y7 X1 ^

▲ 图10. 读取FPSCR

4 m  a& \' c, A) l, x
1 o/ F) H$ r3 l: v& z- N
3 w' |" P" R; T9 Q
4. 结论
& G7 q7 W% ~* l5 F9 S! j/ t本文通过对除0操作的报错机制做细致说明，可以看到整型除0可以有Hardfault的中断产生，而浮点的除0只能通过标志位判别，实际使用过程中尽量避免这种错误的操作。

▼▼▼

点击按钮下载《Cortex-M核除0操作的报错机制话题》原文档。
LAT1423_Cortex-M核除0操作的报错机制话题_v1.0.pdf (515.22 KB, 下载次数: 0)

2025-2-6 09:09 上传

点击文件名下载附件

0 f  o, l  H5 u9 C& T