本文为大家介绍STM32H7带的ITCM，DTCM，AXI SRAM，SRAM1，SRAM2，SRAM3，SRAM4和备份SRAM的基础知识。


- a# {/ v3 r% q上图可以方便识别总线所外挂的外设，共分为三个域：D1 Domain，D2 Domain和D3 Domain。

1、  ITCM和DTCM

6 k& K2 D! ]7 k/ n0 ]. `. f  [这两个是直连CPU的。

2、  D1 Domain
1 g5 E  k3 o2 A/ Y7 e! Z
D1域中的各个外设是挂在64位A**线组成6*7的矩阵上。

+ j; `8 J3 v5 I6 L/ s: \6个从接口端ASIB1到ASIB6，外接的主控是LTDC，DMA2D，MDMA，SDMMC1，AXIM和D2-to-D1 AHB 总线。

0 R4 m9 M* ?2 R# f7个主接口端AMIB1到AMIB7，外接的从设备是AHB3总线，Flash A，Flash B，FMC总线，QSPI和AXI SRAM。另外AHB3也是由A**线分支出来的，然后再由AHB3分支出APB3总线。

! t/ s8 Z  N- _) v1 f" {4 B' I3、  D2 Domain

4 N# ?( X* |; e9 ^$ E# dD2域的各个外设是挂在32位AHB总线组成10*9的矩阵上。
: ]/ o2 d; j* s: S  R; c* d' {
- _4 z0 W+ q. ~( |. Q10个从接口，外接的主控是D1-to-D2 AHB 总线，AHBP总线，DMA1，DMA2，Ethernet MAC，SDMMC2，USB HS1和USB HS2。

2 R% `; Y* }  l( J  G3 b9个主接口，外接的从设备是SRAM1，SRMA2，SRAM3，AHB1，AHB2，APB1，APB2，D2-to-D1 AHB总线和D2-to-D3 AHB总线。

; n3 ?5 |2 g% M% Y2 `: d3 o$ j4、  D3 Domain
) f2 n8 R6 O" h+ V/ ], ~) B1 D* f
; V# {6 D  b  W3 G% i6 Y1 D9 aD3域的各个外设是挂在32位AHB总线组成3*2的矩阵上。

3个从接口，外接的主控D1-to-D3 AHB总线，D2-to-D3 AHB总线和BDMA。
2 D' V4 C/ h4 k( p9 W0 F% V
! [3 C2 Z5 D- O2个主接口，外接的从设备是AHB4，SRAM4和Bckp SRAM。另外AHB4也是这个总线矩阵分支出来的，然后再由AHB4分支出APB4总线
5 X( A( `/ x# r: T
$ i- S5 O' j2 I2 j**各块RAM特性**
, W/ j" p0 h5 m7 i2 F2 x5 q9 H
各块RAM的特性对比如下，特别注意他们支持的最大速度和容量大小。

**TCM区**

TCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于运行指令，也就是程序代码，DTCM用于数据存取，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度，所以有降频处理。

速度：400MHz。DTCM地址：0x2000 0000，大小128KB。ITCM地址：0x0000 0000，大小64KB。
- D' s( Q# I* t" T' a: [5 U
**AXI SRAM区**
' y! U5 P) @( e+ [& y6 Z6 C4 ]/ b! }; f
" D1 Q2 o6 D1 E4 {) Y: a% Q位于D1域，数据带宽是64bit，挂在A**线上。除了D3域中的BDMB主控不能访问，其它都可以访问此RAM区。
# E( d' e9 |* F+ s% k
速度：200MHz。地址：0x2400 0000，大小512KB。用途：用途不限，可以用于用户应用数据存储或者LCD显存。
/ B9 O7 ~3 Q; H
9 z( s% j9 F( G* N# t**SRAM1，SRAM2和SRAM3区**
+ I6 E+ r/ T+ N: Q: K
+ u6 f" i$ X3 [6 g0 ]. C; }- y* h位于D2域，数据带宽是32bit，挂在AHB总线上。除了D3域中的BDMB主控不能访问这三块SRAM，其它都可以访问这几个RAM区。

2 p6 \; Q5 R' T) ^4 G- v! G/ i" `8 a速度：200MHz。
& K+ a2 W& x8 V' j0 }( C4 L9 `5 _& X
8 |4 n8 G4 n2 C7 Z5 i( B5 cSRAM1：地址0x3000 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以当D1域断电后用于运行程序代码。
; O1 J( w" r1 l0 x
: C$ E9 v. h. S+ i" l/ ]! SSRAM2：地址0x3002 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以用于用户数据存取。

+ i( d/ g; S- h6 t" GSRAM3：地址0x3004 0000，大小32KB，用途不限，主要用于以太网和USB的缓冲。
7 `. B7 |5 h: B+ Y1 j- L
**SRAM4区**
3 K; U  O% C# w8 v- v$ m
位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访这块SRAM区。
: R1 V+ ~; X; |# x4 Q5 \
' @3 {% d7 a4 c速度：200MHz。

6 Z& ?! ?3 m6 V! o5 S3 R) I地址：0x3800 0000，大小64KB。

用途：用途不限，可以用于D3域中的DMA缓冲，也可以当D1和D2域进入DStandby待机方式后，继续保存用户数据。
6 b' G; M' _- c# s  o
$ @! \3 b8 L, e  N5 l  J$ G# F+ O**Backup SRAM区**
0 g7 s' U' l$ d2 m
备份RAM区，位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访问这块SRAM区。

+ x8 m$ b' D3 v7 e- Y/ K速度：200MHz。
  ^% Y9 I& U% c
% ?. Y& W5 g- |, |$ @- ]地址：0x3880 0000，大小4KB。
) j2 ?/ O7 |  Q% z9 P
用途：用途不限，主要用于系统进入低功耗模式后，继续保存数据（Vbat引脚外接电池）。

: W- H0 Y; ?0 Y) IRAM的时钟问题
7 S1 k7 g# W3 y
正常情况下，系统上电后，CPU要访问的外设是需要使能对应的时钟位，但是下面这几个，CPU上电即可访问，而且芯片没有对应的寄存器使能位。

3 q6 ^' t3 {) n5 Y$ w8 g
也就是说AXI SRAM，SRAM4，ITCM和DTCM可以在上电后直接使用。而SRAM1，SRAM2，SRAM3是需要使能的，但是实际测试发现，不使能也可以正常使用。不过，建议用到时候开启下时钟，防止意想不到的问题发生。
) r4 h2 q/ S" |, c' r1 j5 o7 {7 r
- b8 q' l# }5 r3 V* Z- y. t**RAM的DMA问题**

* n2 u; y8 J( B. |0 }0 K- p7 T先看下面的Bus Master总线主控端和Bus Slave设备端的控制互联：
* V8 n* D; g/ S. N* e3 @3 b
) I; H* O5 y, e2 G5 I% f
; R4 @9 W/ z( t. l
加粗字体是64位总线（ITCM，DTCM，Flash A，Flash，AXI SRAM，FMC等），普通字体是32位总线。
! v7 B4 X+ i1 S6 p# o访问通路（每个小方块里面的字符）
8 y  s$ a% Z$ O. _1 `任何有数字的表示有访问通路。
短横杠“-”表示不可访问。
5 c6 n; D$ l  H有灰色阴影的表示有实用价值的访问通路。
表格中具体数值所代表的含义
D=direct,
  p2 I: T# V) [; o- r0 E, P; g1=via AXI bus matrix,
8 J% ~4 l( }* W& l3 ?% _2=via AHB bus matrix in D2,
# X# r. y* Y* _, V3=via AHB bus matrix in D3,
4=via AHB/APB bridge in D1,
, ?, w9 N; O3 F8 m8 v4 `. m: Y( n# g5=via AHB/APB bridge in D2,
) v; L4 b) j/ r1 o, C5 n1 E  ^6=via AHB/APB bridge in D3,
  ~3 e- C9 Q& q  F' _: X7=via AHBS bus of Cortex-M7,

2 ~5 A4 q, `4 s6 }: w多个数值组合 = 互连路径以数字的顺序经过多个矩阵或/和桥。

. ?7 T) ~/ |' ?! I总线访问类型

" G; d5 D8 J+ N5 k/ V* F. u普通字体表示32位总线。

斜体表示32位总线主机端/ 64位总线从机端。
) a2 [) K# Z' Z
粗体表示64位总线。
- `5 U! `, Y1 H4 r
& z; s1 W5 ^% B+ E) C通过这个总线互联图，要了解到下面三个重要知识点：

0 G( D0 G4 e, v" L9 h& |( g: ODTCM和ITCM不支持DMA1，DMA2和BDMA，仅支持MDMA。

# [& B5 }2 }" d$ SAXI SRAM，SRAM1，SRAM2，SRAM3不支持BDMA，支持MDMA，DMA1和DMA2。
; p+ T: z1 R4 M6 a
- n/ W) E& U% DSRAM4支持所有DMA，即MDMA，DMA1，DMA2和BDMA。