本文为大家介绍STM32H7带的ITCM，DTCM，AXI SRAM，SRAM1，SRAM2，SRAM3，SRAM4和备份SRAM的基础知识。
' s! a/ _; }. c( R) A8 \# T
$ K6 s' J4 M- _/ B) L/ R

4 i! q! i7 Y' M3 h$ Z上图可以方便识别总线所外挂的外设，共分为三个域：D1 Domain，D2 Domain和D3 Domain。

# A5 p! I; Z* M9 J1、  ITCM和DTCM

这两个是直连CPU的。

2、  D1 Domain
' R: f7 L# H0 m9 c6 I8 l' V
D1域中的各个外设是挂在64位A**线组成6*7的矩阵上。

6个从接口端ASIB1到ASIB6，外接的主控是LTDC，DMA2D，MDMA，SDMMC1，AXIM和D2-to-D1 AHB 总线。
) q; J6 n: S1 W# m* Z0 Y
" h: u4 V6 G9 o6 V' [) G  k# G7个主接口端AMIB1到AMIB7，外接的从设备是AHB3总线，Flash A，Flash B，FMC总线，QSPI和AXI SRAM。另外AHB3也是由A**线分支出来的，然后再由AHB3分支出APB3总线。
3 y) u* N9 k. a5 I3 |
' V, N$ z- y/ m5 s- v* I0 W3、  D2 Domain

" m8 N: c3 U0 b' F6 y" t0 f  [7 z* SD2域的各个外设是挂在32位AHB总线组成10*9的矩阵上。
" O& u( J! @) ?; L4 h, }
10个从接口，外接的主控是D1-to-D2 AHB 总线，AHBP总线，DMA1，DMA2，Ethernet MAC，SDMMC2，USB HS1和USB HS2。
) F3 [3 ?7 n( f# M1 o9 t
9个主接口，外接的从设备是SRAM1，SRMA2，SRAM3，AHB1，AHB2，APB1，APB2，D2-to-D1 AHB总线和D2-to-D3 AHB总线。
/ s% k( f" [9 p0 h$ A
4、  D3 Domain
. C& J% I& n5 v# O
% f! g$ F! f* N0 I& @7 sD3域的各个外设是挂在32位AHB总线组成3*2的矩阵上。

3个从接口，外接的主控D1-to-D3 AHB总线，D2-to-D3 AHB总线和BDMA。

+ r4 I5 ?: N) H/ r2个主接口，外接的从设备是AHB4，SRAM4和Bckp SRAM。另外AHB4也是这个总线矩阵分支出来的，然后再由AHB4分支出APB4总线

**各块RAM特性**
: E2 ?% s! B4 L; i7 k/ V6 L! G
各块RAM的特性对比如下，特别注意他们支持的最大速度和容量大小。

**TCM区**
* T/ n) L# p, K' T  U6 r9 l; W
TCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于运行指令，也就是程序代码，DTCM用于数据存取，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度，所以有降频处理。
4 L6 b4 M+ N! [. o; ?( a& ?
速度：400MHz。DTCM地址：0x2000 0000，大小128KB。ITCM地址：0x0000 0000，大小64KB。

**AXI SRAM区**
9 T! j% e/ n+ O1 b4 P* @2 E
3 w/ {3 ?, q& z7 l& Z3 @位于D1域，数据带宽是64bit，挂在A**线上。除了D3域中的BDMB主控不能访问，其它都可以访问此RAM区。

/ B) p! o* Y  e2 U. R* c5 O+ s0 k, l速度：200MHz。地址：0x2400 0000，大小512KB。用途：用途不限，可以用于用户应用数据存储或者LCD显存。

**SRAM1，SRAM2和SRAM3区**

6 ]3 c7 I9 x; J) _位于D2域，数据带宽是32bit，挂在AHB总线上。除了D3域中的BDMB主控不能访问这三块SRAM，其它都可以访问这几个RAM区。
6 k* Z/ ^+ j8 s$ \% s
  U4 \4 L7 r7 b" o" }+ B3 B3 o8 o$ g; h速度：200MHz。

1 {4 ?/ ^( r/ W' \- H: S0 e/ eSRAM1：地址0x3000 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以当D1域断电后用于运行程序代码。
' p/ \$ E  k# r$ n( z2 e0 b
SRAM2：地址0x3002 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以用于用户数据存取。
! D' o! t& z. Z! @( L. v2 H3 |3 A) C
' \* y  J) \8 ^/ |* jSRAM3：地址0x3004 0000，大小32KB，用途不限，主要用于以太网和USB的缓冲。
, G/ `& y3 Z0 [/ n# @- f
2 o* ^2 z/ |. h% P**SRAM4区**
* H8 k& W( i0 q' ]* ?
位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访这块SRAM区。
% _$ x! X0 c6 ~1 I* i0 s9 p5 V( G
5 L1 u) O1 \3 v5 u: U5 k9 p/ T速度：200MHz。
8 {6 I9 Y' `7 C. v! n; C
# `4 x; O: H1 U地址：0x3800 0000，大小64KB。
  W1 A7 @5 Z& j3 F
4 F& w! Z, s7 S5 J用途：用途不限，可以用于D3域中的DMA缓冲，也可以当D1和D2域进入DStandby待机方式后，继续保存用户数据。

9 l. i5 V% u5 ~1 j- z7 p6 s6 o**Backup SRAM区**
, [% K4 b; c. E1 t$ O6 R2 r
备份RAM区，位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访问这块SRAM区。
# p3 c, h2 `; F' Z9 B
3 z) ], m$ \- A6 z6 h( n3 r; Z速度：200MHz。

- _2 }$ F, m, A5 V地址：0x3880 0000，大小4KB。

: S0 X, O. @9 h, Y* k6 s用途：用途不限，主要用于系统进入低功耗模式后，继续保存数据（Vbat引脚外接电池）。

5 W( ]5 u3 P! U4 c( f1 L/ L5 vRAM的时钟问题

1 G- H% @# I$ P, p正常情况下，系统上电后，CPU要访问的外设是需要使能对应的时钟位，但是下面这几个，CPU上电即可访问，而且芯片没有对应的寄存器使能位。
0 Y- B2 f0 Z* u- n; O( A3 D
3 R* C$ o9 N1 W: D% i% p5 D
2 w1 Z9 A0 n6 S6 \# e5 e6 M
也就是说AXI SRAM，SRAM4，ITCM和DTCM可以在上电后直接使用。而SRAM1，SRAM2，SRAM3是需要使能的，但是实际测试发现，不使能也可以正常使用。不过，建议用到时候开启下时钟，防止意想不到的问题发生。

**RAM的DMA问题**

; ~% _% z" ~. Z% [  w1 O先看下面的Bus Master总线主控端和Bus Slave设备端的控制互联：

* y- n. ?* t6 s( e" \- t
1 A9 N+ R. Q0 C+ F  o
加粗字体是64位总线（ITCM，DTCM，Flash A，Flash，AXI SRAM，FMC等），普通字体是32位总线。
) o" k0 b3 {8 J8 r- S: ]& z3 p, j3 B访问通路（每个小方块里面的字符）
' D; d+ g0 U5 u任何有数字的表示有访问通路。
短横杠“-”表示不可访问。
有灰色阴影的表示有实用价值的访问通路。
表格中具体数值所代表的含义
' x1 T. n! N" ^$ b& K* ND=direct,
1=via AXI bus matrix,
% m* ^" A  b$ o2=via AHB bus matrix in D2,
, X0 E) y) B' N6 J! V! S# Q+ ~+ Z( a3=via AHB bus matrix in D3,
4=via AHB/APB bridge in D1,
* q/ X/ _! F! q3 ^: g5=via AHB/APB bridge in D2,
6=via AHB/APB bridge in D3,
  F% \; X6 ?4 a7=via AHBS bus of Cortex-M7,
( w- z& s) D2 t" P# e# P
多个数值组合 = 互连路径以数字的顺序经过多个矩阵或/和桥。

/ L4 K3 Y7 f( m% @, E  b, j总线访问类型

; K5 H4 ]2 J: M( m普通字体表示32位总线。
4 }1 \( m9 b) e9 C3 Y* m! @
斜体表示32位总线主机端/ 64位总线从机端。
! v/ f$ z! Q! I: m6 O; C' M0 b
粗体表示64位总线。

通过这个总线互联图，要了解到下面三个重要知识点：

DTCM和ITCM不支持DMA1，DMA2和BDMA，仅支持MDMA。

5 D  F0 p; Z3 R# R) PAXI SRAM，SRAM1，SRAM2，SRAM3不支持BDMA，支持MDMA，DMA1和DMA2。

SRAM4支持所有DMA，即MDMA，DMA1，DMA2和BDMA。
% c( `" S0 f8 n, Y5 Y8 Q! |