1 文档约定

5 D$ U! y) N$ S  m$ z4 O7 g2 存储器和总线架构
2.1 系统架构
& t( n& Y$ Z! o通过一个 AXI 总线矩阵、两个 AHB 总线矩阵和总线桥，可以将总线主设备与总线从设备实 现互连，如 表 1 和 图 1 所示。
/ c( d2 i5 Y/ _+ t6 h2 c5 b1 ?8 v
6 @, T" b2 J6 c# Z. N


5 Z, |0 U9 T! r5 Z, w3 @+ {
2.1.1  总线矩阵
D1  域中的 AXI  总线矩阵
D1 域中的多 AXI 总线矩阵为从多个主设备到多个从设备的并发访问提供保证和仲裁。这样可实现高速外设的高效同步运行。
2 o7 U( l; m; W) D仲裁采用带 QoS 功能的轮循调度算法。
DTCM 和 ITCM（数据和指令紧密耦合 RAM）通过专用 TCM 总线直接连接到 Cortex-M7 内核。MDMA 控制器可通过 AHBS（特定的 CPU 从设备 AHB）访问 DTCM 和 ITCM。ITCM由 Cortex-M7 以 CPU 时钟速度（零等待周期）访问。
5 P. T9 \* f# D有关 AXI 互连的更多信息，请参见  第 5  节： AXI  互连 。

+ C7 ~, v1 s( I/ g6 d6 o. L2 A: `D2  域和 D3  域中的 AHB  总线矩阵
( N  b( s) m4 C# xD2 域和 D3 域中的 AHB 总线矩阵为从多个主设备到多个从设备的并发访问提供保证和仲
; x* R! u2 e8 Y0 @  i& o裁。这样可实现高速外设的高效同步运行。
仲裁采用循环调度算法。

1 m0 |8 @5 ?6 f0 s) ]8 y0 e+ C

2.1.2  总线- 总线桥
系统中具有大量的总线-总线桥，用于在不同总线类型的外设之间实现通信。
( L! W: i/ t; T% d9 V) I0 kD1 和 D3 域中的 AHB/APB 总线桥可将 APB3 和 APB4 上的外设分别连接到 AHB3 和AHB4。D2 域中的 AHB/APB 总线桥可将 APB1 和 APB2 上的外设连接到 AHB1。这些AHB/APB 总线桥提供完全同步接口，允许 APB 外设依靠与其所连接的 AHB 无关的时钟来运行。
, V$ u$ p. m; Y/ ]AHB/APB 总线桥还可将 APB1 和 APB2 外设分别连接到 DMA1 和 DMA2 外设总线，而无需通过 AHB1。
  Q6 b9 ?; ~/ J" }  BAHB/APB 总线桥可将 8 位/16 位 APB 数据转换为 32 位 AHB 数据，具体通过将 8 位/16 位APB 数据复制到 32 位字的三个高位字节/高位半字来实现。
AXI 总线矩阵在其从总线接口上集成 AHB/AXI 总线桥功能。 图 1 中标记为 32 位的主设备接口上的 AXI/AHB 总线桥在矩阵外部。
+ R9 n! w9 R; o+ |' A( _Cortex-M7 CPU 从其 AHBS 从设备 AHB 提供 AHB/TCM 总线（ITCM 和 DTCM 总线）转换，以允许 MDMA 控制器访问 ITCM 和 DTCM。

$ Z6 a/ X5 a) Y- M) L( P9 H
9 P0 g$ T/ J$ l( Z0 W2.1.3  域间总线
D2-D1 AHB
' F6 O5 v) U' t该 32 位总线将 D2 域连接到 D1 域中的 AXI 总线矩阵。它使得 D2 域中的总线主设备能够访
# p) C% V4 s( G; n问 D1 域中的资源（总线从设备），以及通过 D1-D3 AHB 间接访问 D3 域中的资源（总线从
4 Z0 N  I6 ?; a% x5 x设备）。
D1-D2 AHB
  D! Q4 l- z! j该 32 位总线将 D1 域连接到 D2 域 AHB 总线矩阵。它使得 D1 域中的总线主设备能够访问
$ U$ H& ~- o- yD2 域中的资源（总线从设备）。
存储器和总线架构 RM0433
98/3019 文档 ID 029587 Rev 1 [English Rev 3]
$ \$ i. W* W8 T4 ?& c7 `' gD1-D3 AHB
该 32 位总线将 D1 域连接到 D3 域 AHB 总线矩阵。它使得 D1 域中的总线主设备能够访问
D3 域中的资源（总线从设备）。
D2-D3 AHB
该 32 位总线将 D2 域连接到 D3 域 AHB 总线矩阵。它使得 D2 域中的总线主设备能够访问
D3 域中的资源（总线从设备）。
' m* X' A: a) Z: K( Y. N/ `7 w
+ g1 P; J; W3 T' J1 j/ t
$ x5 P  X9 O6 X) g9 @- U
7 M2 ]3 H3 x: v% _3 {; h9 M2.1.4  CPU  总线
3 Q- s% T  I" _/ c; F/ {Cortex ® -M7 AXIM  总线
Cortex ® -M7 CPU 使用 64 位 AXIM 总线访问所有存储器和外设（ITCM、DTCM、AHB2 外设除外），同时由于寻址不兼容性，AHB1、APB1 和 APB2 外设也排除在外。
# S8 U6 x1 m' k  \- M& k( b该 AXIM 总线将 CPU 连接到 D1 域中的 AXI 总线矩阵。
. g/ Q$ l: W( j, L+ }1 w& \8 VCortex ® -M7 ITCM  总线
3 Y0 ~  L- M/ ~Cortex ® -M7 CPU 使用 64 位 ITCM 总线从 ITCM 中获取指令和访问数据。
6 G, P8 p  w8 o, H. C: y2 W, JCortex ® -M7 DTCM  总线
5 }" \/ H. j' {! y% TCortex ® -M7 CPU 使用 64 位 DTCM 总线访问 DTCM 中的数据，而且也可以从其中获取指令。
$ U9 C. t( c! F( S3 q0 ~Cortex ® -M7 AHBS  总线
Cortex ® -M7 CPU 使用 32 位 AHBS 从总线以允许 MDMA 控制器访问 ITCM 和 DTCM。
Cortex ® -M7 AHBP  总线
Cortex ® -M7 CPU 使用 32 位 AHBP 总线通过 D2 域中的 AHB 总线矩阵访问 AHB1、AHB2、
( b4 l2 {% @# Q' CAPB1 和 APB2 外设。

  ^) r  V  z: p

% T( y" a7 y0 E

.........................

阅读更多内容，请下载文档

下载地址1>>      下载地址2>>

3 O! s! ^3 D$ q" D0 p$ c3 [

谢谢破总分享知识

谢谢楼主的分享