STM32F75xxx 和 STM32F74xxx基于 ARM 内核的 32 位高级 MCU

" [0 |: \; ]6 Z- v0 R8 [! G' k前言

本参考手册面向应用开发人员， 提供有关使用 STM32F75xxx 和 STM32F74xxx 微控制器存储器与外设的完整信息。

5 A8 h: A* U/ W8 k6 fSTM32F75xxx 和 STM32F74xxx 构成一个微控制器系列，各产品具有不同的存储器大小、封装和外设。
2 |0 r5 s5 b0 H& @. o
有关订购信息以及器件的机械与电气特性，请参见数据手册。
- e4 b' q' w! F; v
# |  |: r/ C( l有关带 FPU 的 ARM® Cortex®-M7 内核的信息，请参见带 FPU 的 Cortex®-M7 技术参考手册。

相关文档
1 ?, B: h& o. _; _0 |& {
意法半导体网站 www.st.com 提供以下文档：
5 \, z' [- E9 e! A3 t
STM32F75xxx 和 STM32F74xxx数据手册

1 文档约定
. @3 P" z- \0 e' A
1.1 寄存器相关缩写词列表

寄存器说明中使用以下缩写词：

7 o+ x) m& e! p5 l读/写 (rw)             软件可以读写这些位。
" ~/ V; p6 r  N- b- E只读 (r)                软件只能读取这些位。
只写 (w)               软件只能写入该位。读取该位时将返回复位值。
+ }8 D! D8 q0 y2 |. ]+ W读取/清零(rc_w1)软件可以读取该位，也可以通过写入 1 将该位清零。写入“0”对该位的值无影响。
* ^' c, R- s6 O, V9 Y读取/清零(rc_w0)软件可以读取该位，也可以通过写入 0 将该位清零。写入“1”对该位的值无影响。
) m- M( i) I# T1 Y6 q5 v读取/读取清零(rc_r)软件可以读取该位。读取该位时，将自动清零。写入“0”对该位的值无影响。
% p3 Q0 C: k- ]( F0 a读取/置位 (rs)          软件可以读取该位，也可将其置 1。写入“0”对该位的值无影响。
保留 (Res.)             保留位，必须保持复位值。

. X" o1 S  g3 q1.2 词汇表

5 O$ Z) [6 s/ }* b7 F2 v; e& z本节简要介绍本文档中所用首字母缩略词和缩写词的定义：
CPU 内核集成了两个调试端口：
$ Z7 [- D$ `! C" t: T# | – JTAG 调试端口 (JTAG-DP) 提供基于联合测试工作组 (JTAG) 协议的 5 引脚标准接口。
- W/ a0 ]1 c) n9 Y+ X+ L# K# f – SWD 调试端口 (SWD-DP) 提供基于串行线调试 (SWD) 协议的 2 引脚（时钟和数据）接口。
) r. I) B( c5 |  r' o* d6 l: M   有关 JTAG 和 SWD 协议的信息，请参见《Cortex®-M7 技术参考手册》。
1 r1 J, [5 n* [9 d0 e字：32 位数据。
半字：16 位数据。
字节：8 位数据。
双字：64 位数据。
  M  k" m8 r# Z4 RIAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新编程。
0 C' P! f8 c0 ]4 q0 H) PICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、SWD 协议或自举程序对微控制器的 Flash 进行编程。
) ~, U$ X- W% U, B9 l2 u2 Z选项字节：存储于 Flash 中的产品配置位。
: ]! A' X+ c/ t3 h4 F% B1 QAHB：高级高性能总线。
AHBS：AHB 从总线。
- [; x1 B1 w6 P7 N! C: R  nAXIM：AXI 主控总线。
ITCM：指令紧密耦合存储器。
5 z  p4 l0 ?. J7 uDTCM：数据紧密耦合存储器。
2 _8 X5 V7 O) j' B  {CPU：指带 FPU 的 Cortex®-M7 内核。
2 Q) d$ L7 Z7 {' Y6 ~% \0 T4 x
0 X- \, S" H( E& q! M( J1.3 外设可用性
# P' m+ y8 K' I5 v6 h7 A有关各型号产品的外设可用性及数量信息，请参见特殊器件数据手册。
3 \4 g0 S/ \& \  _5 ^, N
2 系统和存储器概述
+ [- b( V: L/ L; I  ]
7 B2 P0 P4 p. F3 l+ J2.1 系统架构
# A; h9 E( \) n0 Q- O
) c: D+ v2 D6 `$ f0 e主系统架构基于 2 个子系统：
: h: t- L9 g) ~8 d$ a1 I% \

• 一个 AXI 转 multi-AHB 总线桥，用于将 AXI4 协议转换为 AHB-Lite 协议：
  % ], H1 _' }5 }6 J, n

      – 一个连接到内嵌 flash 的 AXI 转 64 位 AHB 总线桥
      – 3 个连接到 AHB 总线矩阵的 AXI 转 32 位 AHB 总线桥

• 一个 multi-AHB 总线矩阵
  

& h) O: y) L+ v  j

..............

$ t2 ~( Q$ x, ]9 `4 Y) I, P

想了解更多，请下载原文阅读

下载地址1>>  下载地址2>>    更多中文文档>>

% O+ m) \1 i5 i+ d' u! e

非常赞