问题：
该问题由某客户提出，发生在 STM32F103VCT6 器件上。据其工程师讲述：其产品中设计中，用到了STM32 的内部 RTC 功能，而 RTC 的时钟由 LSE 提供。在产品的小批量试产中，发现有个别产品开不了机。进一步测量发现，LSE 没有起振。

5 @8 K# ?3 H% z1 E调研：
* [1 k+ `; Q7 [0 f1 ?& Q$ E对有问题的产品重复测试，现象如其所述。通过运行测试程序发现，在使能 LSE 后长时间检测不到起振标志。检查 VDD、VDDA、VBAT、Vref+、Vref-、VSS、VSSA、NRST、BOOT0、BOOT1 等管脚的外部电路设计，未见异常。检查 LSE 外部电路设计，如图（一）所示：

6 [$ R' h3 Q8 g9 V6 A' P4 g



满足技术文档中要求的指标，该设计是没有问题的。检查其 PCB 设计，如图（二）：
$ Q# e' \# V/ k9 Y) @$ Y


相关的走线简短且有地包围，符合技术文档对 LSE 的布线的要求。检查测试的样品，发现其 PCB 外涂有电子绝缘胶，无法直接测量到 PCB 上的结点。清除 LSE 相关电路外的胶体，并使用乙醇清洗，然后用热风枪吹干。重新上电测试，发现 LSE 顺利起振。多次重复测试，结果相同。取另一个有问题的样品，清除相关区域的胶体后进行测试，仍 LSE 不能起振。再使用热风枪吹 30 秒以后测试，LSE
6 `* a& L0 Z5 R3 g顺利起振。取多个有问题的样品，重复以上述处理及测试，结果完全一致。于是怀疑在涂胶前有水份凝结而造成漏电，从而导致 LSE 不起振。通过其工程师协调生产部门做一个实验批次，保证装配好的PCB 在烘干作业完成后立刻进行涂胶作业。实验结果显示，仍有部分样品存在 LSE 不起振问题。于是同该电子缘胶的生产商联系，其技术人员提供了一个重要的信息，即：该胶在固化过程中会有少量的乙醇分子游离出来，通过严格的工艺流程可以减少乙醇分子的数量。而之前生产的几个批次的样机，在胶体固化时间上不符合胶厂给出的工艺要求。按照胶厂给定的工艺参数，重新生产一个试验批次的样机。测试结果表明，LSE 不起振的样机比率明显减少，但不能杜绝。由于胶体固化问题已超出了专业范围，无法进一步研究，于是建议其工程师更改电路设计，使用有源时钟代替 LSE，或者同胶厂进一步研究如何提高胶体的固化效果。其工程师选择了前者。

结论：
由于所使用的电子绝缘胶的固化工艺问题导致胶体中有乙醇分子游离出来，引起漏电，进而造成 LSE不起振。

# H1 \$ X: k  Y! h' v$ \处理：
  _" d/ [4 L0 S1 n/ J+ F5 ^改用有源时钟代替 LSE。

! k' Y4 d* I1 m1 l建议：
集成在 STM32 上的晶体振荡器有两个，分别是 HSE 和 LSE。HSE 是高频振荡器，为 CPU 和大部分常规外设提供时钟源。LSE 是低频振荡器，专门为驱动 STM32 内部的 RTC 而设计的。两个振荡器都属于典型的皮尔斯振荡器，但由于某些关键参数的不同，使得它们对外的表现存在着很大的差别。在讨论具体问题之前，首先对皮尔斯振荡器的振荡条件在理论上作一个简单的分析。皮尔斯振荡器的结构如（三）所示，其中 MOS 晶体管 Q 和负载电阻 RL 构成一个反相器，而反馈电阻 Rf 使该反向器工作于线性放大区，起到一个反向放大器的作用。由石英晶体和两个 Cext容构成选频反馈网络。而 Rext 用于振荡功率调节。图（三）中的石英晶体用虚框内的 RLC 网络等效，其中：


5 b5 ?% z/ Z' Z. h8 S& [' m

4 ?/ O/ y6 j) Y& r$ T* z+ E8 p  E
6 [+ M+ Q; P/ a* ~! mMOS 晶体 Q 的直流工作点可能由跨导曲线与负载曲线的交点求得，如图（四）所示。而跨导曲线在该点处的切线的斜率就是反向放大器的交流跨导 gm。所谓振荡器的振荡条件，也就是振荡器工作时 gm 所要满足的的条件。
. W  O. T% ^8 [. n5 @3 u' K+ @8 W2 p& }

* U' t) c) {$ M- z! |0 I: d' r% Y+ v
通常，选频反馈网络中的两个电容 Cext 的容值相等，且等于石英晶体的负载电 CL 的 2 倍。而石英晶体C0 可以看成两个容值 2 倍于 C0 的电容的串联，且中点近似于虚地。于是，图（三）的电路在交流信号上可以等效于图（五）所示电路:



+ ^' b1 \) E, d/ T9 ]" l/ R" h/ M3 i从能量角度看，若要使该电路稳定的振荡，即等幅振荡，需要电源向谐振回路注入能量的功率 Pinject等于谐振回路消耗能量的功率 Pconsume。下面就以此为出发点，计算出振荡器的振荡条件。为了计算方便，选取使电压信号 Vin的初相角为零的相角参考点。
首先，对一些中间变量计算如下：
  x9 w& b* U7 m4 s2 D9 W


7 b3 H  \( h7 H1 R* A' }- F
4 [9 P! k0 x5 R: v+ d
通常，为了振荡器能够顺利的起振，要求所选取的反向器跨导 gm 是 gcrit的 5 倍以上。这就是判定该石英晶体荡振器在设计参数上是否合理的依据。受电源电压的限制，Vpower 的幅值不会无限的增大，而是存在一个最大值，记该最大值为 Vmax power。于是，有如下不等式成立：
/ t: {# a. A: s( [5 y  r: e* c) f9 e
: T' n7 a7 q/ @5 `' z# w
  G, G2 n4 {/ a6 u) I7 v+ Q; M
于是有：
8 \8 S2 U: F% U* c: K! K/ x' \
6 M, L5 X2 x+ j
+ R$ P/ J& ]; C* U( r: @
由此可见，Vin 的大小受到 Rext 取值的限制，而 Vout 的虚部为常数，实部为−Vin，所以 Vout 的幅值也受到Rext取值的限制。因而，通过调整 Rext的取值，即可限定振荡器振荡的功率。
当由于某种原因导制 PCB 上发生漏电时，在石英晶体的两个端子之间会有寄生通路存在，用 Rx 来表示，如图（六）所示：

5 H8 Q1 n8 J+ G  O
7 }$ n/ k( X1 b
1 J! z" z: j: ?( X由于石英晶体和两个 Cext构成的是一个并联谐振回路，所以电阻 Rx可以折合成一个与 Rm串联的电阻 Ry，如图（七）所示：

0 q. u- y5 \! p

可见，谐振回路的 gcrit 在有 Ry 存在时增大了。由于 Ry 与 Rx 存在反比关系，从而较小 Rx 会引入较大的Ry，进而使得谐振回路的 gcrit 获得更大的增加。当谐振回路的 gcrit 超过反向器的 gm 时，振荡器则不能维持原来的振荡，从而导致停振。
8 h: v" h" n2 p; o从以上分析可知，要避免振荡器停振主要从以下几方面入手：
8 }4 \& o" |* F$ K3 j& O7 k# _1. 合理的选择石英晶体，以保证振荡器有足够高的增益裕量，使得 ；
2 u! U4 e% z% h1 j' X1 P2. 在选取反馈电容 Cext 的容值的时候，要考虑反向器引脚寄生电容 CP 的影响，应按来取值；
3. 通过合理的布线来减小 PCB 上漏电流。组成振荡器的元件要集中在一起，尽量缩短走线长度而拉大线间的距离。图（八）所示的“山”形切槽对减小 PCB 上漏电漏会有一定的帮助；
4. 采取覆盖措施，使振荡电路与外界环境隔离，以避免水份及杂质引起的漏电流。实践证明，硅象胶和防水胶是效果比好的材料；

; K$ C) _7 ~4 t0 B9 T1 ^

) t( G1 P! M4 ~7 z* z. R: }
2 m: ?/ i5 J/ y7 p% d) y