01、FSMC特点
Flexible static memory controller(FSMC)灵活的静态存储控制器。FSMC可以连接异步或同步存储器或16位PC存储卡，主要用途有：

将 AHB 数据通信事务转换为适当的外部器件协议

7 J) _; v' W! `0 X4 N! o( ?/ j满足外部器件的访问时序要求
; _- b% v: K% T9 s/ I. z9 A
  H% Z0 `2 b0 o所有外部存储器共享地址、数据和控制信号，但有各自的片选信号。FSMC 一次只能访问一个外部器件。
- {( Z; U4 ^: u! s' \  g! `
+ n6 Y2 `" a$ w) m& x- mFSMC，即灵活的静态存储控制器，能够与同步或异步存储器和16位PC存储器卡连接，STM32的FSMC接口支持包括SRAM、NANDFLASH、NORFLASH和PSRAM等存储器。
3 L" @* ~) H5 U# X4 ^9 C

; D& {( m. s' S! d5 J. A4 G0 k
6 g! k% i  f$ X. X+ k) z△FSMC框图示意

02、AHB接口
8 w) u5 T6 z7 f( j& aAHB设备接口可以使内部CPU和其他主总线外设去访问外部存储器。AHB事务可以传输外部设备协议。特别是当外部存储器被选择位8位或16位，32位的AHB传输传输事务会被划分为多个连续的8位或16的传输事务。片选会在每次访问时切换。
3 c0 V3 X4 A# q& d. R
通用事务规则要求AHB传输数据宽度必须是8位、16位或32位。但是访问外部数据必须有个固定的数据宽度。这可能导致不一样的传输。
! V& g/ S' t% c- y% g4 N& f# ?6 ~
  Q8 f% i, v& f4 C+ D' h因此必须遵循一些简单的事务规则：

AHB事务数据宽度必须和存储器数据宽度相同。在这种情况下不会出问题；
) c3 q* A# Z. @% w, u
( U5 \4 A1 T" G# [) ^& RAHB事务数据宽度大于存储器数据宽度，在这种情况下，FSMC会将AHB事务分为多个连续的存储器访问，这样符合外部存储器访问数据宽度；
- J9 w' k5 c: g2 h  I1 ~
9 N" q) P1 G6 `# M+ [AHB事务数据小存储器宽度，在这种情况下，异步传输可能一致，也可能不一致，这取决于外部设备的类型。

$ @' ^) S' L1 P5 |9 ~' s对设备的异步访问要具有字节选择功能（SRAM，ROM，PSRAM），①FSMC 允许写入事务通过其字节选择通道 NBL[1:0] 访问恰当的数据，②允许读取事务。会读取所有存储器字节，并将丢弃无用的存储器字节。 NBL[1:0]在读取事务期间保持为低电平。

对不具有字节选择功能的器件（ 16 位 NOR 和 NAND Flash）进行异步访问，当请求对 16 位宽的 Flash 存储器进行字节访问时会发生此情形。

+ |9 {4 z* y! o* D" G显然，不能在字节模式下访问此器件（只能针对 Flash 存储器读取或写入 16 位字），因此①不允许写入事务，②允许读取事务。会读取所有存储器字节，并将丢弃无用的存储器字节。 NBL[1:0]在读取事务期间保持低电平。

03、外部设备地址映射
% G  ?& a( n; ^' EFSMC的外部设备地址映像，STM32的FSMC将外部存储器划分为固定大小为256M字节的四个存储块：
5 Q, J1 S4 l2 I' ?  ?( ?
块1被用于4个NORflash或者PSRAM内存设备。块1被划分为4块NORflash/PSRAM带有独立的片选信号。
' {9 D% m, ^0 A2 ^3 {
. }  v2 n0 K8 N块2和块3用于连接NANDflash(一个块驱动一个设备)
0 E! M) Q! [) i. b( `8 n
7 p/ Q& X" ^" ^1 b! i, `  m块4用于连接PC块设备

对于每个存储区域，所要使用的存储器类型由用户在配置寄存器中定义



2 ]8 X+ e) q: z% Q# w; K4 U1 kNOR/PSRAM地址映射
( P- m( A$ _: t  |
! t7 ~0 K! s( l3 T! vBank1的256M字节空间由28根地址线（HADDR[27:0]）寻址。这里HADDR，是内部AHB地址总线，但也会参与对外部存储器的寻址，其中，HADDR[25:0]来自外部存储器地址FSMC_A[25:0]，而HADDR[26:27]对4个区进行寻址。如下表所示：
0 w# b( R1 Y- x0 \8 M

: j7 W) ~9 f) o9 I1 C" e
HADDR[25:0] 包含外部存储器地址。由于HADDR为字节地址，而存储器按字寻址，所以根据存储器数据宽度不同，实际向存储器发送的地址也将有所不同，如下表所示：
4 e' d2 o% `, o# R1 D' F: J. u

! G# n' Y& P6 F4 Z6 q& t% @
当Bank1接的是16位宽度存储器的时候：HADDR[25:1]->FSMC_A[24:0]；

, z- H% D  ^# U当Bank1接的是8位宽度存储器的时候：HADDR[25:0]->FSMC_A[25:0]；
! l$ o) l0 x' O
  ]9 ]2 b! ^7 C, m- f* ~不论外部接8位/16位宽设备，FSMC_A[0]永远接在外部设备地址A[0]。

6 ~  U+ d7 t4 E- U04、NOR/PSRAM控制器
FSMC 会生成适当的信号时序，以驱动以下类型的存储器
- a$ z8 |  B. |3 m! j
) G" D0 S# v) c7 k* a* A7 \异步 SRAM 和 ROM，8位、16位或者32位
, S# J. Z0 y8 |4 {
PSRAM，异步模式，突发模式，复用或非复用
9 n& u8 n) V6 Q9 U6 Z4 L
. W. p2 U- p  r) {* t7 x! c$ ?$ ]NOR Flash，异步模式或突发模式，复用或非复用
, u, Z3 C& Y7 T- J
FSMC每个块输出独立的片选信号NE[4:1]。其他信号(读，数据和控制)是共享的；

1 q- T3 l( P. s# Q  l; a- `对于同步访问，FSMC仅仅在读写事务时给选择的外部设备发出时钟。HCLK时钟频率是该时钟的整数倍。每个块的大小固定64M字节。

存储器的可编程参数包括访问时序（详见下图）和对等待管理的支持（用于在突发模式下访问NOR Flash 和PSRAM）。

NOR/PSRAM 的可编程访问参数

4 _/ l/ q! F! u( z
# A+ r$ F2 D8 Y0 o" R& v
7 _+ V4 d' S2 c05、外部存储器接口信号
: D" L" p! x. N) I7 b非复用 I/OPSRAM/SRAM
: h! \/ @! R, l3 H" Z. F
注意：前缀“N”表示相关的信号为低电平有效
& T6 f; Q: m; f# \: p1 v8 e


06、NOR/PSRAM控制器异步事务
异步静态存储器（NOR Flash、PSRAM、SRAM）
5 h& A! E2 o7 z& B
3 C8 s5 C% H" x2 ^$ c# n信号通过内部时钟 HCLK 进行同步，不会将此时钟发送到存储器；
1 v$ h5 U$ [" j- g* n
FSMC 总是会先对数据进行采样，而后再禁止片选信号 NE。这样可以确保符合存储器数据保持时序的要求（数据转换的芯片使能高电平，通常最低为 0 ns。）；

/ f0 I# M. o3 s, J( M' {  C* U8 J如果使能扩展模式（FSMC_BCRx 寄存器中的 EXTMOD 位置 1），则最多可提供四种扩展模式（ A、 B、 C 和 D）。可以混合使用 A、 B、 C 和 D 模式来进行读取和写入操作。例如，可以在模式 A 下执行读取操作，而在模式 B 下执行写入操作；

如果禁用扩展模式（FSMC_BCRx 寄存器中的 EXTMOD 位复位），则 FSMC 可以在模式 1 或模式 2 下运行，如下所述①当选择 SRAM/CRAM 存储器类型时，模式 1 为默认模式（ FSMC_BCRx 寄存器中MTYP = 0x0 或 0x01）②当选择 NOR 存储器类型时，模式 2 为默认模式（ FSMC_BCRx 寄存器中 MTYP =0x10）

对于这5种模式，总结如下:
$ h. i) ~% D" i! @' e* ~! S
模式1/A：SRAM/PSRAM(CRAM)OE翻转，模式A与模式1的区别是NOE的变化和相互独立的读写时序。
8 w. n. @1 N& H* d  ~$ o
5 F$ o- g4 o: C  _6 h' f模式2/B：NOR闪存，模式2/B与模式1相比较，不同的是NADV的变化，且在扩展模式下(模式B)读写时序相互独立。（只有当设置了扩展模式时(模式B)，FSMC_BWTRx才有效，否则该寄存器的内容不起作用。）
4 @$ ^! G  y+ i" j. O
模式C ：NOR闪存- OE翻转，模式C与模式1不同的是，NOE和NADV的翻转变化，以及独立的读写时序；

模式D：带地址扩展的异步操作，模式D与模式1不同的是NADV的翻转变化，NOE的翻转出现在NADV翻转之后，并且具有独立的读写时序。
# r7 u: y" x0 K- Y. e$ w+ _+ W
- n$ k& v" s0 S) M8 e" S/ s07、模式1
模式 1 -SRAM/PSRAM (CRAM)
* K6 w6 d' V! R7 s* |9 i
  z/ k/ i9 r; ~% e3 O$ ~& G* K下图显示了所遵循的受支持模式的读写事务通过配置FSMC_BCRx, and FSMC_BTRx/FSMC_BWTRx寄存器

▽模式1读访问

, \# X( Q% X; D+ q9 u8 g2 d+ @

▽模式1写访问
0 G: ?! V  B& R' o4 h$ a
4 ]. R  y6 [, f! d

/ z# o$ h- Z) ^位于写入事务末尾的一个HCLK 周期有助于确保NWE 上升沿之后的地址和数据保持时间。由于存在此HCLK 周期，DATAST 值必须大于零(DATAST > 0)。
2 W1 x6 X$ i. Q: ~$ P
( r2 a2 v& l6 W5 |6 _% J) B08、模式A
模式 A -SRAM/PSRAM (CRAM) OE 切换

0 N' h: d- X6 n# }: {$ P  C▽模式A读访问


" O+ F5 f( o1 ?; N: x) M. y
0 u, w$ _2 n$ R( u▽模式A写访问

+ g# e, M: X9 W: D# i! i" Y
: l- Q! `9 N" t! A5 l
与模式1的不同之处在于NOE 的切换与独立的读取和写入时序

+ z: v! z5 r0 o+ C对于模式A，

ADDSET就是NWE的高电平时间，也就是地址建立时间

  W. i& V8 L7 J  EDATAST就是NWE的低电平时间，也就是数据保持时间

, o3 c1 h& a4 z- k  j- ?# E& J& P09、代码说明
' t0 A# M( d  X( K& I) l

1. readWriteTiming.FSMC_AddressSetupTime = 0x02;   //地址建立时间（ADDSET）为2个HCLK 2*1/120M=16ns
   / _7 y! ?2 `4 g2 R9 n6 ]! l
2. readWriteTiming.FSMC_AddressHoldTime = 0x02;   //地址保持时间（ADDHLD）,16ns  
   
3. readWriteTiming.FSMC_DataSetupTime = 0x06;     //数据建立时间，50ns
   
4. readWriteTiming.FSMC_BusTurnAroundDuration = 0x00;//总线恢复时间
   4 p$ }) o  G& ]7 J9 W8 Z4 Q$ r8 s4 |$ h$ k
5. readWriteTiming.FSMC_CLKDivision = 0x00;// 时钟分频因子
   5 r. i# i9 g) x3 z$ l3 y- p
6. readWriteTiming.FSMC_DataLatency = 0x00;//数据产生时间
   3 G0 D7 Q, o5 c
7. readWriteTiming.FSMC_AccessMode = FSMC_AccessMode_A;   //模式A

复制代码

& g; [' q2 W0 c+ `' H3 x# RFSMC_AddressSetupTime：这些位定义地址的建立时间，适用于SRAM、ROM和异步总线复用模式的NOR闪存操作。

" W6 ?2 }0 t/ E# PFSMC_AddressHoldTime ：这些位定义地址的保持时间，适用于SRAM、ROM和异步总线复用模式的NOR闪存操作。

FSMC_DataSetupTime：这些位定义数据的保持时间，适用于SRAM、ROM和异步总线复用模式的NOR闪存操作。
. p2 R2 R$ K8 w2 C
$ V9 O( M- M; G/ I" ~) QFSMC_BusTurnAroundDuration：这些位用于定义一次读操作之后在总线上的延迟(仅适用于总线复用模式的NOR闪存操作)，一次读操作之后控制器需要在数据总线上为下次操作送出地址，这个延迟就是为了防止总线冲突。如果扩展的存储器系统不包含总线复用模式的存储器，或最慢的存储器可以在6个HCLK时钟周期内将数据总线恢复到高阻状态，可以设置这个参数为其最小值。

FSMC_CLKDivision ：定义CLK时钟输出信号的周期，以HCLK周期数表示。

; ^% _+ M- @9 q- t/ q" ~FSMC_DataLatency：处于同步成组模式的NOR闪存，需要定义在读取第一个数据之前等待的存储器周期数目。这个时间参数不是以HCLK表示，而是以闪存时钟(CLK)表示。在访问异步NOR闪存、SRAM或ROM时，这个参数不起作用。操作CRAM时，这个参数必须为0

9 X5 E$ _0 q' X7 D' }% iFSMC_AccessMode ：访问模式

1. FSMC_NORSRAMInitStructure.FSMC_Bank = FSMC_Bank1_NORSRAM1;//  这里我们使用NE1 ，也就对应BTCR[6],[7]。
   
2. FSMC_NORSRAMInitStructure.FSMC_DataAddressMux = FSMC_DataAddressMux_Disable;// 不复用数据地址
   - k+ d* c1 e4 h
3. FSMC_NORSRAMInitStructure.FSMC_MemoryType = FSMC_MemoryType_SRAM;// FSMC_MemoryType_SRAM;
   3 q8 Q1 X" Q6 E: n9 }
4. FSMC_NORSRAMInitStructure.FSMC_MemoryDataWidth = FSMC_MemoryDataWidth_8b;//存储器数据宽度为8bit   
   
5. FSMC_NORSRAMInitStructure.FSMC_BurstAccessMode = FSMC_BurstAccessMode_Disable;
   7 v8 w6 {' v4 \& {
6. FSMC_NORSRAMInitStructure.FSMC_AsynchronousWait = FSMC_AsynchronousWait_Disable;  
   
7. FSMC_NORSRAMInitStructure.FSMC_WaitSignalPolarity = FSMC_WaitSignalPolarity_Low;
   $ e+ l; l6 ^4 d- m0 X# D! p
8. FSMC_NORSRAMInitStructure.FSMC_WrapMode = FSMC_WrapMode_Disable;
   
9. FSMC_NORSRAMInitStructure.FSMC_WaitSignalActive = FSMC_WaitSignalActive_BeforeWaitState;
   
10. FSMC_NORSRAMInitStructure.FSMC_WriteOperation = FSMC_WriteOperation_Enable;//  存储器写使能
    ; k/ ^  I( U9 q& y$ T% f
11. FSMC_NORSRAMInitStructure.FSMC_WaitSignal = FSMC_WaitSignal_Disable;
    6 p) O0 H4 G1 P; r1 s- b" W3 m$ A4 e
12. FSMC_NORSRAMInitStructure.FSMC_ExtendedMode = FSMC_ExtendedMode_Disable;// 读写使用相同的时序
    : f& A, r. c" E  m$ R1 L
13. FSMC_NORSRAMInitStructure.FSMC_WriteBurst = FSMC_WriteBurst_Disable;
    
14. FSMC_NORSRAMInitStructure.FSMC_ReadWriteTimingStruct = &readWriteTiming;//读写时序
    5 j) g  v5 k4 ~5 e. U2 T& }, X' \! ]/ P
15. FSMC_NORSRAMInitStructure.FSMC_WriteTimingStruct = &readWriteTiming;//写时序

复制代码

0 D0 n- y9 N% S; |
) b, K+ U  j" vFSMC_Bank：nor被分为四块，其中这个参数是说明对那个块编程
3 K$ g" h3 ^, t, P
FSMC_DataAddressMux：地址\数据是否复用

( }! N+ w5 \& T! \0 f/ }FSMC_MemoryType：存储器类型

/ S. N: N7 Q" @. n: C) YFSMC_MemoryDataWidth：数据总线宽度8位/16位
5 d: q3 w$ b/ Y0 G- y7 u# c
FSMC_BurstAccessMode：是否进行成组模式访问

6 @+ i: x- W$ z& Z: g) R' v# d7 jFSMC_WaitSignalPolarity：等待信号有效级性

  @3 \% u( b2 GFSMC_WrapMode：该位决定控制器是否支持把非对齐的AHB成组操作分割成2次线性操作；该位仅在存储器的成组模式下有效。

% m! `' Z4 I% A9 MFSMC_WaitSignalActive：当闪存存储器处于成组传输模式时，NWAIT信号指示从闪存存储器出来的数据是否有效或是否需要插入等待周期。该位决定存储器是在等待状态之前的一个时钟周期产生NWAIT信号，还是在等待状态期间产生NWAIT信号。
+ x; n8 E9 u, A: l& ?  p% Y
5 Y4 ]2 M; O8 E, a+ {$ N5 BFSMC_WriteOperation：该位指示FSMC是否允许/禁止对存储器的写操作。
) [2 }+ c: g; L7 I/ E6 z% v* c
FSMC_WaitSignal：当闪存存储器处于成组传输模式时，这一位允许/禁止通过NWAIT信号插入等待状态。
  p4 o- T3 o8 W( _% P8 ?
FSMC_ExtendedMode：该位允许FSMC使用FSMC_BWTR寄存器，即允许读和写使用不同的时序。
/ F" E' L" p. Z" L1 G% |4 M8 A
FSMC_WriteBurst：对于处于成组传输模式的闪存存储器，这一位允许/禁止通过NWAIT信号插入等待状态。读操作的同步成组传输协议使能位是FSMC_BCRx寄存器的BURSTEN位。

FSMC_ReadWriteTimingStruct：读时序配置指针

* D/ |' X1 j& a4 GFSMC_WriteTimingStruct：写时序配置指针
5 e+ ?) U& v1 z1 o6 O: v! |' V
. {3 B+ C/ W# T: Q