前言
0 h9 J& l# `# w; X. h5 M6 {3 M0 ?2 _+ R本参考手册面向应用开发人员，提供有关使用 STM32F405xx/07xx、STM32F415xx/17xx、STM32F42xxx 和 STM32F43xxx 微控制器存储器与外设的完整信息。
STM32F405xx/07xx、STM32F415xx/17xx、STM32F42xxx 和 STM32F43xxx 构成一个微控制器系列，各产品具有不同的存储器大小、封装和外设。
有关订购信息以及器件的机械与电气特性，请参见数据手册。
有关 ARM Cortex™-M4F 内核的信息，请参见《Cortex™-M4F 技术参考手册》
; a. y7 i4 o# V7 L1 N
2 o; T$ |1 S/ K8 o
& F3 W; v4 c, J, ]: D* H- x5 j

4 U' a- }$ h  F. t( }
; y+ B- U' s4 j# F( L: `. O. \1文档约定
+ @$ d& G* j  K7 s  }在本文档中，将具有 FPU 的 Cortex-M4 内核称为 Cortex-M4F。
1.1 寄存器相关缩写词列表
寄存器说明中使用以下缩写词：



$ `2 \& W+ M7 ~2 {) A# [2 C! ^
1 c/ K. y2 c! E# D. x$ m- D4 m2 ?+ E1.2 词汇表
- {' E9 ?9 W  K本节简要介绍本文档中所用首字母缩略词和缩写词的定义：
● 在本文档中，将具有 FPU 的 Cortex-M4 内核称为 Cortex-M4F
1 U& \1 V9 T6 c: ^" i● CPU 内核集成了两个调试端口：
0 z$ k* _. u/ Z! ]5 k5 l5 I. c— JTAG 调试端口 (JTAG-DP) 提供基于联合测试工作组 (JTAG) 协议的 5 引脚标准接口。
- G5 {$ w& @1 [" u9 n4 k( e( h— SWD 调试端口 (SWD-DP) 提供基于串行线调试 (SWD) 协议的 2 引脚（时钟和数据）接口。
! ^* Q7 x3 K- {8 H9 l/ g/ m5 j有关 JTAG 和 SWD 协议的信息，请参见《Cortex-M4F 技术参考手册》。
● 字：32 位数据/指令。
8 W+ T8 X' G0 s3 q3 l5 m8 k● 半字：16 位数据/指令。
! e! }  k4 a' c  Y! a● 字节：8 位数据。
) L$ A1 B# m  t6 O● 双字：64 位数据。
" c" O6 g" L* I- Y● IAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新 编程。
● ICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、 SWD 协议或自举程序对微控制器的 Flash 进行编程。
" k/ C2 i- R/ A● I-Code：此总线用于将 CPU 内核的指令总线连接到 Flash 指令接口。通过此总线可执行预取操作。
● D-Code：此总线用于将 CPU 的 D-Code 总线（数据加载和调试访问）连接到 Flash 数据接口。
. b- q4 [2 [& w5 q  v: d+ ~% V● 选项字节：存储于 Flash 中的产品配置位。
: g& n* _% ]8 A● OBL：选项字节加载器。
: B4 `8 A) B9 e6 E: ?● AHB：高级高性能总线。
  g( }6 h- Y  [+ J! I● CPU：指 Cortex-M4F 内核。
8 O' u5 w% K9 D5 n
- S5 R& _# H& w0 S  U9 n1 Y" B5 H% o1.3 外设可用性
$ b3 ~/ x  n$ x- v1 BSTM32F405xx/07xx 和 STM32F415xx/17xx 系列中各型号产品的外设可用性及数量信息， 请参见 STM32F405xx/07xx 和 STM32F415xx/17xx 数据手册。
STM32F42xxx 和 STM32F43xxx 系列中各型号产品的外设可用性及数量信息，请参见STM32F42xxx 和 STM32F43xxx 数据手册。
3 B( M3 P- x: F1 M- @. a8 a
1 T. U- E5 J) x- N: c8 K2 存储器和总线架构
% z7 g$ Z. m" a# X1 ]( |1 G2.1 系统架构
, z/ Q: Q6 ^; l8 C, f+ P6 E: W主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连：
● 八条主控总线：
2 W  q1 L; K$ E— Cortex™-M4F 内核 I 总线、D 总线和 S 总线
— DMA1 存储器总线
# N# E, r3 t0 @% O. Y# D— DMA2 存储器总线
$ o8 B8 p- J: u" D+ ?) Y" ^— DMA2 外设总线
, U1 C8 {2 ~& c0 S4 b— 以太网 DMA 总线
— USB OTG HS DMA 总线
" J* q/ `+ r% U● 七条被控总线：
) a- Y9 k/ v) n. `$ s7 F* V( F— 内部 Flash ICode 总线
/ ?* |  ]) ]0 x8 M5 B2 g) x5 i2 X— 内部 Flash DCode 总线
— 主要内部 SRAM1 (112 KB)
— 辅助内部 SRAM2 (16 KB)
— 辅助内部 SRAM3 (64 KB)（仅适用于 STM32F42xxx 和 STM32F43xxx 器件）
2 i/ g. V6 A  [1 Z: u3 Y— AHB1 外设（包括 AHB-APB 总线桥和 APB 外设）
( N5 @; \, D3 R# |— AHB2 外设
2 ?6 i: }0 i, ~6 ^" y9 G' G2 r— FSMC
1 X) B( z! K8 T" X借助总线矩阵，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行期间，系统也可以实现并发访问和高效运行。此架构如图 1 和图 2 所示。
$ ?) r& Y8 U" {  ~& _0 q! o注意：
64 KB CCM（内核耦合存储器）数据 RAM 不属于总线矩阵（请参见图 1：STM32F405xx/07xx 和 STM32F415xx/17xx 器件的系统架构和图 2：STM32F42xxx 和 STM32F43xxx 器件的系统 架构）。只能通过 CPU 对其进行访问。
6 T9 s: O4 Q3 R

+ O  E1 }  u% i4 B+ w



2.1.1 S0：I 总线
+ H% ?# L3 |* Y8 d0 E  s1 e此总线用于将 Cortex™-M4F 内核的指令总线连接到总线矩阵。内核通过此总线获取指令。 此总线访问的对象是包含代码的存储器（内部 Flash/SRAM 或通过 FSMC 的外部存储器）。

2.1.2 S1：D 总线
此总线用于将 Cortex™-M4F 数据总线和 64 KB CCM 数据 RAM 连接到总线矩阵。内核通过此总线进行立即数加载和调试访问。此总线访问的对象是包含代码或数据的存储器（内部Flash 或通过 FSMC 的外部存储器）。
2 o0 t7 X- ]* g' m! U& u7 G- t
) {4 u6 J  ]& j5 ^5 D6 r2.1.3 S2：S 总线
7 s6 W. g) G8 Q- @! N' L此总线用于将 Cortex™-M4F 内核的系统总线连接到总线矩阵。此总线用于访问位于外设 或 SRAM 中的数据。也可通过此总线获取指令（效率低于 ICode）。此总线访问的对象是112 KB、64 KB 和 16 KB 的内部 SRAM、包括 APB 外设在内的 AHB1 外设、AHB2 外设以 及通过 FSMC 的外部存储器。

2.1.4 S3、S4：DMA 存储器总线
此总线用于将 DMA 存储器总线主接口连接到总线矩阵。DMA 通过此总线来执行存储器数据的传入和传出。此总线访问的对象是数据存储器：内部 SRAM（112 KB、64 KB、16 KB） 以及通过 FSMC 的外部存储器。
- e3 u! \8 D8 e0 T0 D; \
2.1.5 S5：DMA 外设总线
此总线用于将 DMA 外设主总线接口连接到总线矩阵。DMA 通过此总线访问 AHB 外设或执行存储器间的数据传输。此总线访问的对象是 AHB 和 APB 外设以及数据存储器：内部 SRAM 以及通过 FSMC 的外部存储器。
; j2 s1 h4 J4 o4 N' |; s  ?' [
2.1.6 S6：以太网 DMA 总线
此总线用于将以太网 DMA 主接口连接到总线矩阵。以太网 DMA 通过此总线向存储器存取数据。此总线访问的对象是数据存储器：内部 SRAM（112 KB、64 KB 和 16 KB）以及通过FSMC 的外部存储器。

2.1.7 S7：USB OTG HS DMA 总线
! X" r7 D3 y! a; i9 e" U: y' T此总线用于将 USB OTG HS DMA 主接口连接到总线矩阵。USB OTG DMA 通过此总线向存储器加载/存储数据。此总线访问的对象是数据存储器：内部 SRAM（112 KB、64 KB 和 16 KB） 以及通过 FSMC 的外部存储器。

2.1.8 总线矩阵
% x0 j% @# ^8 o  P总线矩阵用于主控总线之间的访问仲裁管理。仲裁采用循环调度算法。

2 S7 b/ q# N" _. |4 N& _# `完整版请查看：附件