1文中的缩写
) l  k: P9 J% \& A( n, y1.1寄存器描述表中使用的缩写列表
! ?- Z7 t; @( \$ a) ^) D7 V在对寄存器的描述中使用了下列缩写：

3 l3 ]0 b" \! h2 e( \1 T  h! X
6 l  [" ?2 i6 Y8 w/ w

1.2 术语表
0 ^; u* j) c$ E$ _7 l● 小容量产品是指闪存存储器容量在16K至32K字节之间的STM32F101xx、STM32F102xx和STM32F103xx微控制器。
● 中容量产品是指闪存存储器容量在64K至128K字节之间的STM32F101xx、STM32F102xx和STM32F103xx微控制器。
* e* X' ^- `8 ^0 O7 O, ]) J● 大容量产品是指闪存存储器容量在256K至512K字节之间的STM32F101xx和STM32F103xx微控制器。
● 互联型产品是STM32F105xx和STM32F107xx微控制器。
& t+ W( l( U, X, L
1.3 可用的外设
" m. U2 T7 z/ R7 ^3 n, |- ?' k& i有关STM32微控制器系列全部型号中，某外设存在与否及其数目，请查阅相应的小容量、中容量或者大容量STM32F101xx和STM32F103xx以及小容量和中容量STM32F102xx的数据手册，以及STM32F105xx/STM32F107xx数据手册。
  I8 y" U1 M; }$ [# Y8 @: Z
2 存储器和总线构架
4 k) M) g  \4 i. R  w9 ^2 c0 L' @7 k( k2.1 系统构架
9 N& ~" D8 W* D5 S9 h在小容量、中容量和 大容量产品中，主系统由以下部分构成：
● 四个驱动单元：
7 j: l7 o8 Y& q/ p─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus)
─ 通用DMA1和通用DMA2
3 }' Y) F+ O4 b. i) L● 四个被动单元
─ 内部SRAM
─ 内部闪存存储器
─ FSMC
: k4 g' W0 t# ?( t, O─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备
这些都是通过一个多级的AHB总线构架相互连接的，如下图图1所示：
: O  a0 o+ l- E+ e8 c
( p! `- D. l/ F& w
* u9 b, A, L5 L+ F: j; u
. @% T! k* O* t

在互联型产品中，主系统由以下部分构成：
3 S. |9 O; B  S& P6 d● 五个驱动单元：
3 }, ?* P$ Z& t# a2 U─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus)
─ 通用DMA1和通用DMA2
6 k" U# F; k1 N+ N! G& c─ 以太网DMA
● 三个被动单元
, i+ Z% N8 I5 b% F& Y; z% {─ 内部SRAM
─ 内部闪存存储器
─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备
这些都是通过一个多级的AHB总线构架相互连接的，如图2所示：
+ K& a' E. i5 U! `( Y2 q
$ L& j1 Y4 s6 F


7 `. a3 w5 h8 {, \" p5 l4 @ICode总线
该总线将Cortex™-M3内核的指令总线与闪存指令接口相连接。指令预取在此总线上完成。
$ P3 {- ?" u: p3 G1 ]5 [7 DDCode总线
$ _! p! e: X* v该总线将Cortex™-M3内核的DCode总线与闪存存储器的数据接口相连接(常量加载和调试访问)。
8 {8 L) k& {: q: c7 q: {- D2 w3 J3 [5 W系统总线
" p2 q$ I4 |# ^/ e9 U8 K此总线连接Cortex™-M3内核的系统总线(外设总线)到总线矩阵，总线矩阵协调着内核和DMA间的访问。
8 Y' d1 M' Z8 ^/ B3 f: _2 y; gDMA总线
- q) C8 o- f( w0 I此总线将DMA的AHB主控接口与总线矩阵相联，总线矩阵协调着CPU的DCode和DMA到SRAM、闪存和外设的访问。

; E& ^: U: ?5 T+ k  `总线矩阵
4 j# _6 w; |5 L; V$ \2 j* A总线矩阵协调内核系统总线和DMA主控总线之间的访问仲裁，仲裁利用轮换算法。在互联型产品中，总线矩阵包含5个驱动部件(CPU的DCode、系统总线、以太网DMA、DMA1总线和DMA2总线)和3个从部件(闪存存储器接口(FLITF)、SRAM和AHB2APB桥)。在其它产品中总线矩阵包含4个驱动部件(CPU的DCode、系统总线、DMA1总线和DMA2总线)和4个被动部件(闪存存储器接口(FLITF)、SRAM、FSMC和AHB2APB桥)。
AHB外设通过总线矩阵与系统总线相连，允许DMA访问。

AHB/APB桥(APB)
两个AHB/APB桥在AHB和2个APB总线间提供同步连接。APB1操作速度限于36MHz，APB2操作于全速(最高72MHz)。
有关连接到每个桥的不同外设的地址映射请参考表1。在每一次复位以后，所有除SRAM和FLITF以外的外设都被关闭，在使用一个外设之前，必须设置寄存器RCC_AHBENR来打开该外设的时钟。
注意： 当对APB寄存器进行8位或者16位访问时，该访问会被自动转换成32位的访问：桥会自动将8位
: N3 r' T  b$ `! L7 _( X* ^或者32位的数据扩展以配合32位的向量。


2 g, K6 _* h1 W' j% V完整版请查看：附件
+ I% k9 ?7 a( L, ]" j

- n9 I9 p0 U% Q6 r7 [+ l) P6 F

# v$ Y2 p* o( n8 Z: h% \& `- B# V
. t$ R% i7 c8 V* t1 r' X! I# |