引言
STM32微控制器通用输入/输出引脚（GPIO）提供许多与应用框架内外部电路相连接的方
法。本应用笔记提供有关GPIO配置的基本信息，以及硬件和软件开发人员使用GPIO引脚优
化其STM32 32-bit ARM Cortex MCUs电源性能的指南。
本应用笔记必须与www.st.com提供的相关STM32参考手册和数据表结合使用。


2 GPIO 主要特性
STM32 GPIO具备下列特性：
•
输出状态：推挽或开漏 + 上拉/下拉，取决于GPIOx_mode、GPIOx_OTYPER、和
GPIOx_PUPDR寄存器设置
•
从输出数据寄存器GPIOx_ODR或外设（复用功能输出）输出数据
•
可为每个I/O（GPIOx_OSPEEDR）选择不同的速度
•
输入状态：浮动、上拉/下拉、模拟量，取决于GPIOx_MODER、GPIOx_PUPDR和
GPIOx_ASCR寄存器设置
•
将数据输入到输入数据寄存器（GPIOx_IDR）或外设（复用功能输入）
•
置位和复位寄存器（GPIOx_ BSRR），对 GPIOx_ODR 具有按位写权限
•
锁定机制（GPIOx_LCKR），可冻结 I/O 端口配置
•
模拟功能选择寄存器（GPIOx_MODER和GPIOx_ASCR）
•
复用功能选择寄存器（GPIOx_MODER，GPIOx_AFRL，和GPIOx_AFRH）
•
快速翻转，每次翻转最快只需要两个时钟周期
•
引脚复用非常灵活，允许将 I/O 引脚用作 GPIO 或多种外设功能中的一种GPIO功能说明
AN4899
8/31 DocID029601 Rev 1 [English Rev 1]
3 GPIO功能说明
STM32 GPIO可用于各种配置。每个GPIO引脚都可以通过软件在以下任何模式下单独配置：
•
输入浮空
•
输入上拉
•
输入下拉
•
模拟
•
具有上拉或下拉功能的开漏输出
•
具有上拉或下拉功能的推挽输出
•
具有上拉或下拉功能的复用功能推挽
•
具有上拉或下拉功能的复用功能开漏
3.1 GPIO缩写
STM32器件范围内有多种GPIO结构可供使用。每个结构都与选项列表相关联。
表 1总结了适用于STM32产品的GPIO定义和缩写

例如，以下描述涉及STM32数据表中的GPIO：
PB1 I/O FT表示：
– PB1 I/O引脚：端口B位1输入/输出
– FT：5 V 容限
在开始电路板设计之前，请务必参考STM32产品的数据表或STM32CubeMX工具，以检查与目
标应用程序一致的GPIO可用性。
请参阅www.st.com/stm32上有关软件开发工具的部分。
表1. GPIO结构列表
名称
缩写 定义
引脚类型
S
电源引脚
I
仅输入引脚
I/O
输入/输出引脚
I/O 结构
FT(1)
五伏容限I/O引脚
TT(1)
三伏容限I/O引脚
TC
三伏输入输出引脚（标准3.3 V I/O）
B
专用BOOT引脚
RST
配有内置弱上拉电阻的双向复位引脚
引脚功能
复用功能 通过GPIOx_AFR寄存器选择的功能
其他功能 通过外设寄存器直接选择和启用的功能
1. FT和TT I/O的选项取决于具体器件。用户必须参考数据表中的定义。DocID029601 Rev 1 [English Rev 1] 9/31
AN4899
GPIO功能说明
30
3.2 GPIO等效原理图
STM32产品集成了三个主要的GPIO基本结构：
•
三伏兼容（缩写为TC）。
图 1给出了等效的GPIO图结构。
•
三伏容限（缩写为TT）。
•
五伏容限（缩写为FT）
图 2给出了TT或FT等效的GPIO图结构。
注： 在图 1和图 2中，虚线框中的模拟开关是可选的。它的存在取决于要选用的STM32产品。有
关详细信息，请参见产品数据手册。
在图 1和图 2中，VDD供电可根据STM32产品选用VDD或者VDDIO2。有关详细信息，请参见产
品数据手册。
图1. 三伏兼容的GPIO结构（TC）
注： 模拟域中的寄生二极管连接到VDDA并且不能用作保护二极管。
在一些数据表和参考手册中称为VDD_FT的电压电平在ESD保护块内部。
MSv46872V1
VDD
I/Oᕋ㝐
VSS
VDD
PMOS
NMOS
䗉ޛ㕉ߨಞ
䗉࠰㕉ߨಞ
ሲ䙐/ީᯣ
VSS
࠰㜳䗉ࣕ⭞གྷ
གྷ⭞ࣕ㜳䗉ޛ
VSS
⁗ᤕᔶީ
⁗ᤕIP
⁗ᤕ
VSS
VDD
ᮦᆍ
VDDA
ᇺ⭕ӂᶷ㇗
ф⭫䱱
RPU
RPD
䗉ޛᮦᦤ
ᇺᆎಞ
䗉࠰ᮦᦤ
ᇺᆎಞ
࠰䗉
࡬᧝
⁗ᤕ
䘿Ԭ
ሲ䙐/ީᯣ
ESD
ؓᣚGPIO功能说明
AN4899
10/31 DocID029601 Rev 1 [English Rev 1]
图2. 三伏或五伏容限GPIO结构（TT或FT）
注： 模拟域中的寄生二极管连接到VDDA并且不能用作保护二极管。
在一些数据表和参考手册中称为VDD_FT的电压电平在ESD保护块内部。
选择模拟选项后，由于引脚提供VDDA，FT I/O不再具有五伏容限。
注意：
TT或FT GPIO引脚没有内部保护二极管连接到电源（VDD）。过电压没有物理限制。因此，对
于需要限制电压阈值的应用，建议将外部二极管连接到VDD。