1. 引言
本文介绍在使用 STM32U5 的 HexaSPI(HSPI)总线连接 PSRAM 外设时,做 PCB 布线上需要注意的一些技术要求.
7 S8 B) Y7 Q- j8 e7 o% K. ^
2. HexaSPI 总线连接 PSRAM 的布线规则
HexaSPI(HSPI)总线接口是在 STM32U5 系列 MCU 中新增加的外设,它可以连接到PSRAM, OSPI FLASH 的外部设备来扩展系统内存, 其运行速度可以达到 160MHz@1.8V ,或 133MHz@3.3V.
) v: ~  R' ^4 L" p; r我们下面将讨论当 U5 的 HSPI 总线与 AMMEMORY 公司的 APS256XXN-OBR-BG 相连时,对 PCB 布线的一些技术要求.

2.1. STM32U5 参考板上 HSPI 总线的布线规则
$ {3 }! g5 O! X$ B; W9 t0 R在 STM32U5 的 DISCOVERY 参考板 MB1662 的原理图上, 可以看到 HSPI 总线的布线要求是 :



6 G! U3 i/ o2 u8 @6 O& Q  b% |- o
4 d; s4 h: u+ }1 J! p  Y: s可以看到, DISCOVERY 板的参考设计布线中, 对 HSPI 总线的布线的走线阻抗和总线的信号等长控制都提出了较严格的要求. 条件允许的情况下按照这些要求进行 PCB 布线而得到的电路板在运行中肯定是没有问题的.
7 c! b# A) z& \; E但是在 U5 的某些实际应用中, 比如智能手表, 由于 PCB 尺寸非常小, 以及 PCB 层数的限制, 有时要想做到对 HSPI 总线的阻抗控制或者等长控制是非常困难甚至是不可能的.在这种情况下, 如何布线才是安全的呢 ?

2.2. HSPI 总线的等长要求
对于速度 160MHz 的 HSPI 信号来说, 其时钟周期为 1/160MHZ 也就是 6.25ns, 在扣除了足够的建立/保持时间, 以及扣除以及一些必要的时间用来弥补总线 IO 的输入输出偏差等情况后, 保守一些, 可以认为至少有 3%周期的时间可以用来应对因 PCB 走线不等长而导致的信号延迟. 时钟周期的 3%也就是 6.25ns*3%= 187.5ps. 假设使用的是 FR4 的 PCB, 信号在 PCB 上的速度是 6mil/ps (实际的信号速度取决于 PCB 材质, 信号所在的 PCB 层等,请咨询实际使用的 PCB 供应商), 那么 HSPI 总线所允许的长度偏差就是 187.5ps*6mil/ps=1125mil =28.5mm很显然, 这个总线等长要求相对于 MB1662 的+/-50mil 的要求大大放宽了, 基本上, 在
; i% [. A7 v0 H1 E% C智能手表类 PCB 尺寸有限的应用中, 即使不特意做等长处理, HSPI 总线的等长差异仍然能够保持在上述的安全范围内.


完整版请查看：附件
8 c9 O* _- j& j, ~1 }! O

5 ^7 r, [9 M; |( G  E