编写基础
RCC（Reset and Clock Control）
) t6 p  c+ F8 n8 E# p! X: j2 ~, P

' ]0 ]* N' g7 E0 A) [8 J
& M2 `" b3 H/ @) f; J7 ~4 lAHB、APB1、APB2最大频率都是170MHz。
5 \) S- Z" E2 _- x# [
  A& e! V4 V% h- [6 p
# N) f$ h5 V1 X( ]3 J; u
+ C5 H; @4 a# j+ W7 |时钟树
( F( O# I4 n8 l8 x- i要想配置时钟首先必须要看明白时钟树。
; B! _( o, o- d/ X1 H% z
* ]7 m, m. p; n* x' Q
啊这。。。。我感觉比原来的时钟更人性化了哈，直接搞了个内部48MHz给USB啥的用了，这样就不用考虑怎么配置又有48MHz又相对最快频率啥的了，直接搞到最高频率。
$ J; X8 N! ~) z, X: K时钟树我就不解释了，就放这了，懂得都懂哈，不懂的康103啥的或者找个没有倍频功能单片机手册啥的康康，可能会更容易上手！

+ }- ?8 \/ t; M6 yPLL
: n) D! Z( ^0 `4 i( q配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。
手册上对PLL配置步骤如下图：
2 z" @; b/ X7 ^6 X1 m( w* I+ ]
' J. F! x- X3 R' ]# `

首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。

8 n# l7 j. \* d! J: R
配置PLL的过程是：
将RCC_CR的PLLON位清零来关闭PLL。
查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
+ k* G$ H# x+ {; m# {# _配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
将PLLON设置为1，再次启用PLL。
通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。

PWR
在不同的工作频率下，对应的电源模式也不一样。
0 I5 c* T1 J* ]6 t( {* v( P- A, o可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
  Y: C* ~8 ^" R* H! }0 xg474的电源模式与各个时钟频率对应关系如下表：


, x8 Q- g* j9 \; j5 N( R" l& t
PWR_CR1的VOS[1:0]对应Range2和Range1：



至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：

6 o5 b, j! }5 U: O

4 G  @3 `/ Q% B' a* S5 d( c; Kg474的R1MODE位与SYSCLK的对应关系如下：
- M3 J: i: \7 {1 e$ A' c# E


2 U- U" f0 J) F9 N: A( {7 y. l手册中还介绍了从range_normal切换到range_boost模式的步骤：



在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
, e, D3 ]7 S$ z* _清除的R1MODE位在PWR_CR5寄存器中。
" e# r: [1 t6 B7 P- W+ J在range1 boost模式中，根据新的频率目标调整等待状态的数量。
, ~& C; s& N4 [+ K( E/ A配置并切换到新的系统频率。
等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率

FLASH
这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

上面提到range_normal切换到range_boost步骤里有这么一句：
- O1 }& O5 l1 S3 n% l0 Y在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
: \& i' a/ y& V# g' C! O
那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。
4 ~) @" d* L" P% ]( c: C) \( d) s! r  B查阅手册找到这个寄存器：

6 [! d, C2 g  ]) |; |

0 q" z5 q7 n  A4 S) R, ?" u% Z可以看到LATENCY在最低位：
; b, R4 X. a8 ]9 D; V. z' x
7 c2 C3 K; B. M
0 [; x2 Y* d. i4 b0 ^. `
LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。
8 a" p' \' ^( A$ m# m' Q知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：
; N" J& l4 Y6 i0 h1 L1 ^

3 V" r0 U( |9 _5 {# p
为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。
! T: S) \( j& H7 Z2 k
+ l2 `& L4 ~# H# m' x, E! x对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

" g9 u7 r1 S6 [" T& R& b( DFLASH->ACR |= FLASH_ACR_LATENCY_4WS;
7 Q& n+ @6 t- o
, z' u, d. \1 I# L7 F1 H5 J. a配置函数
有了上面的概念就可以进行编写时钟函数了。
步骤如下：
开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
关闭PLL并确认PLL已经关闭；
) ]7 r+ D3 _# h8 `& LAHB二分频；
; B' W$ L9 H1 Z' X' v$ f配置为range1_boost（默认复位为range1_normal模式）；
4 W* g/ s) L1 V0 N, D( h5 z0 B配置FLASH_ACR的访问时间比率；
配置PLL；
打开PLL并确认PLL就绪；
" U% _- W2 I; _. G使能PLL_R；
配置系统时钟为PLL输入，并确认系统时钟就绪；
/ a, I4 H2 z9 h; k延时至少1us后切换AHB为不分频。

1. u8 SYSCLK_170MHz(void)
   
2. {
   
3.         u16 temp = 0x2000;
   
4.         RCC->CR |= RCC_CR_HSEON;
   $ x. p# C( y# J, g4 C
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   & d8 o" o( u+ V. n
6.         if(!temp)
   * e, |' E/ C) u! r9 Y* }/ K
7.         {
   $ a8 K- c: _1 ^4 i
8.                 return FAILED;
   
9.         }
   2 j9 p+ J3 w& ^6 G) P
10.         RCC->CR &= ~RCC_CR_PLLON;
    ! h* o1 \0 i) v& |1 N
11.         temp = 0x2000;
    
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    ' C2 U# B4 U; Q+ e4 q/ Q
13.         if(!temp)
    
14.         {
    - h" }0 u, {9 z* w6 U, }3 t
15.                 return FAILED;
    
16.         }
    - A; z0 H% L5 w/ Z" y; D$ x/ c
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV1|RCC_CFGR_PPRE1_DIV2|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    ; A) Q7 b6 P2 O) ]  h
18.         temp = 0x2000;
    
19.         while(--temp);//等待AHB稳定
    : E% R! R7 b. [3 t6 b
20.         //RCC->APB1ENR1 |= RCC_APB1ENR1_PWREN;
    . D% r0 H" l$ Y
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost
    # `5 W# |9 w$ K5 d6 @
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;
    3 e0 U. P# r. A9 C
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;
    0 C$ E* T$ W+ a5 p( Y; o" I
24.         temp = 0x2000;
    / ?3 x1 z3 K9 m1 ^
25.         while(--temp);//等待系统稳定
    9 M' K* ^: ~' }" k: C
26.         RCC->PLLCFGR = (85<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*85)/2 = VCO = 340 MHz
    
27.         RCC->CR |= RCC_CR_PLLON;
    
28.         temp = 0xf000;
    , N' n5 F* l+ u$ m& ?6 c
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    
30.         if(!temp)
    
31.         {
    
32.                 return FAILED;
    5 F. c0 ?1 Y: t& L' v
33.         }
    
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;
    
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;
    8 k0 @8 e5 g" B) O- ]' M
36.         temp = 0xf000;
    
37.         while((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS);//等待系统设置PLL主时钟完成标志位置位
    - ~) R2 Y3 l* B2 {  w1 K
38.         if(temp)
    
39.         {
    
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    + b6 V7 N! o, z- @
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    
43.                 return SUCCEED;
    
44.         }
    
45.         else
    
46.         {
    
47.                 return FAILED;
    
48.         }        
    
49. }

复制代码

然后就配置结束了，通过定时器验证确实为170MHz。

1 Z0 X, `* j0 k: ]附录：RCC寄存器
7 W: @) S5 \7 Y* S6 r1 S最后：
" D$ @! t+ i+ k' u$ |7 l$ K0 C附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：
1 k% Z7 y4 H5 v/ @) C  [1 i
% j( d8 i8 q. Q" _. x' A6 R" R- j; {3 h

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   6 v$ s9 ?4 E; ?1 x; e
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   ( `4 _; U! X4 M, ~
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   ( _. x5 Q2 M+ ]0 F1 U6 Q2 N
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   ! {& b- f( t: e/ m" z, |
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   0 V  \1 a: W' i+ z$ O4 U) ?
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   5 p. J* ]. P" [% q( u% i7 w
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    1 Y, I$ d) c" t
12.         ;
    ( _3 a# S# N! O4 B" B3 S
13. 
    
14. //================================RCC->PLLCFGR ========================================
    
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    * ~" y. R$ H9 J6 P# B5 W
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    . y. F; G5 i' W; X
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    ; T9 x( d9 U! h, s$ B; l, O) X* r
18.                                                                 // 00001: Reserved.
    : L3 _0 s( X- V! h0 j1 i. d2 n
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    
20.                                                                 // ....
    * U# {6 s2 U0 [! L
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    0 N8 N, i0 w5 d. X
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    # V0 V+ C1 E, V' B  g- g
23.                                                         ///        // 00: PLLR = 2
    . g  j; D. ?4 `% p. y
24.                                                                 // 01: PLLR = 4
    + T  m6 G0 \8 d1 a
25.                                                                 // 10: PLLR = 6
    
26.                                                                 // 11: PLLR = 8
    ( q& p' ~" R9 Q  E, B& m
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    - `! N' @. b" O( ?+ Z
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    : a3 B9 d! v3 _/ w
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    4 U) X/ k" g  O/ `3 g! Y
31.                                                                 // 0: PLLP = 7
      o0 F0 c/ {) {& D# y& q
32.                                                                 // 1: PLLP = 17
    # W! F7 J2 n. w6 k; M; h
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    ! _9 m. ^- L8 K0 I) t* n. K' Y; U
34.         //----------------------- VCO = 280MHz
    
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    & p2 \& n% q4 B8 _) f4 I! d: V2 _# j
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    + _3 d) U9 @0 l# f% w  q
38.                                                                 // ...
    
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    * K: Y4 i( r3 I7 E9 p1 L
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    
42.                                                                 // ...
    
43.                                                                 // 1111111: PLLN = 127
    * L1 S/ m! c$ \6 a' m0 y
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    , Y: Y% M$ r3 s1 G9 h: }
46.                                                         ///        // 0001: PLLM = 2
    
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    1 H) ]* `3 {) w8 g7 W- B: j
49.                                                                 // 0100: PLLM = 5
    7 u) P( p; F4 q1 |
50.                                                                 // 0101: PLLM = 6
    
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    
54.                                                                 // ...
    # c6 f5 P8 T4 W& J5 e1 i
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    ) o) t9 F% g# t( q4 D& {" {( D
57.                                                                 // 00: No clock sent to PLL
    
58.                                                                 // 01: No clock sent to PLL
    
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    + C. K) J( D3 r) F5 q4 }6 l
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    
61.         ;
    
62. 
    0 \& ^) u* c4 ?1 z: e; [; h8 @
63. //================================RCC->CFGR========================================
    8 q& g6 A4 r) l9 q- J* [
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    
66.                                                                 // 000: MCO is divided by 1
    
67.                                                                 // 001: MCO is divided by 2
    
68.                                                                 // 010: MCO is divided by 4
    
69.                                                                 // 011: MCO is divided by 8
    # B0 D0 d) L7 v# ^3 }
70.                                                                 // 100: MCO is divided by 16
    3 r- j& v' f! j$ i" o  ]6 n. `
71.                                                                 // Others: not allowed
    
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    7 N' R. F: u1 }* F' T7 a3 N
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    
74.                                                                 // 0001: SYSCLK system clock selected
    
75.                                                                 // 0010: Reserved, must be kept at reset value
    ( t* u/ t3 i( S
76.                                                                 // 0011: HSI16 clock selected
    - W5 j  s: I7 R% o$ e3 }
77.                                                                 // 0100: HSE clock selected
    % q' [9 N! H# |$ [% ?+ i! H2 q& J
78.                                                                 // 0101: Main PLL clock selected
    7 Q. i. `8 y1 M
79.                                                                 // 0110: LSI clock selected
    + v. T; s+ {) j
80.                                                                 // 0111: LSE clock selected
    % J; z6 t3 L- T- j, U& v7 {, f
81.                                                                 // 1000: Internal HSI48 clock selected
    2 U$ L2 {0 [5 x1 z) B
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    . h& G1 N: c: `8 ~
83.                                                                 // 0xx: HCLK not divided
    1 {& v6 @# {. E; v4 }, u
84.                                                                 // 100: HCLK divided by 2
    ; j. o1 P2 r0 x3 B; x
85.                                                                 // 101: HCLK divided by 4
    
86.                                                                 // 110: HCLK divided by 8
    1 D( x# O& U+ X' h  y6 Q
87.                                                                 // 111: HCLK divided by 16
    
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    7 A% ^7 U! T7 l- F( I$ `% M) A3 y
89.                                                                 // 0xx: HCLK not divided
    , G( Q! S1 U# r! j3 |
90.                                                                 // 100: HCLK divided by 2
    
91.                                                                 // 101: HCLK divided by 4
    + Z, O- r& B$ @- h! r
92.                                                                 // 110: HCLK divided by 8
    
93.                                                                 // 111: HCLK divided by 16
    
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    7 X7 T2 t, W$ H( b$ D# D) ~
95.                                                                 // 0xxx: SYSCLK not divided
    
96.                                                                 // 1000: SYSCLK divided by 2
    . F- d2 R9 h' V7 l8 C$ \8 k
97.                                                                 // 1001: SYSCLK divided by 4
    
98.                                                                 // 1010: SYSCLK divided by 8
    ; T$ k& i" x. X5 C3 K  R
99.                                                                 // 1011: SYSCLK divided by 16
    
100.                                                                 // 1100: SYSCLK divided by 64
     
101.                                                                 // 1101: SYSCLK divided by 128
     9 |' {4 @: a4 o
102.                                                                 // 1110: SYSCLK divided by 256
     1 Q  q1 h3 H, S. ~% m9 I" E3 [
103.                                                                 // 1111: SYSCLK divided by 512
     2 r9 c% s% ]5 O/ e+ H
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     8 Z5 a$ R% p/ b
106.                                                                 // 00: Reserved, must be kept at reset value
       J* ~9 U4 z+ G# C3 Z1 X5 F  O) q. J
107.                                                                 // 01: HSI16 selected as system clock
     1 [! n0 h4 t: p& h  s1 v/ W
108.                                                                 // 10: HSE selected as system clock
     : n+ k& M/ \6 G( r- M
109.                                                         ///        // 11: PLL selected as system clock
     - E2 F1 q4 v+ H! ]* L: ~
110.         ;
     : i% Z; |. [/ W  i

复制代码

下面是RCC寄存器：

  m6 _/ n; U- q, X6 W- u) U

1. void RCC_Init(void)
   
2. {
   ) l$ n" ~9 P( N
3.         //--------------------------------------------------------------------------------------//
   : f4 c, Q( {9 v/ H1 u
4.         //---------------------------------------- AHB1 ----------------------------------------//
   
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   ' y' B; ^# B, m- w, ^; E( _
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    - u* N/ l4 n# A! l" z
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    1 a+ b9 O5 ~. A# Q/ t2 R9 i
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    . @8 z$ i# C; G. @4 q+ F5 ~1 J
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    / }9 h0 M; m% _; C( i! t
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    2 C+ Q# P$ O4 ^8 i1 Y$ z
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    ( P) v! O. N5 ~. Q7 r
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    3 P7 G" J& M1 r6 w: n, F
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    0 L; ], V' k6 \8 g& f! R* S
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    4 x4 h! d% t  g. y$ `. V+ A3 }4 s
24.         
    $ Z+ N& r0 |5 u( X# d& T
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    6 L) `/ E8 ?2 f4 K* R
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    & n; x4 B: K) }# Z' S+ g/ }2 `
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    6 y. ?: H1 r4 o: R# r
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    ( g, F0 H! x6 }7 Y' D
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    ! w5 v- d/ }; H" w2 Z8 t+ p  t% L
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    
33.         ;
    5 j2 j4 y: I7 t0 x4 u/ k0 t9 o
34.         //--------------------------------------------------------------------------------------//
    
35.         //---------------------------------------- AHB2 ----------------------------------------//
    2 e6 U& D9 c! P6 i; @% I  `
36.         //--------------------------------------------------------------------------------------//
    ; U9 y! r: r& }
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    , u# e% }3 ~! q  R% K
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    * U: t% ?# N! l8 Q
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    ) B) ~% d) X5 s0 A/ [- I
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    , e# d. v9 p6 i$ C! F7 {" E+ \
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    , j& g8 h# a2 [  M( D$ u5 s7 J. P" h7 Q
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    $ [) ~$ g) ]8 l0 H
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    0 q  g" b+ V$ `- O: e' \
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    5 i1 G+ t4 {" u  g# {) ~; g, T
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    - J* w/ Z. R4 n; L; ]
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
      M/ ?" v& Y/ R7 U. T/ Q
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    
53.         ;
    
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    - y0 f0 }* E+ V* W
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    : z% r% R2 @. ~) t9 e
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    1 p4 F2 D0 r: I0 H
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    ' V9 Y- w! G2 e, g# |: I$ q- B
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    
70.         ;
    1 }+ s1 R# ^& p/ C2 I
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    3 L% H$ Y5 Y% X" k- m
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    # X9 ~) Q( x! ?9 o1 H$ Z4 L
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    . y7 O" G9 E  X' {# c9 Z) [! y
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    ! ^+ c. s) E: w
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    ( f4 r2 J1 y6 R8 [
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    ( m& c* x5 a; s& Q% F& X6 }3 |
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    & A0 b" l$ Y5 x8 C# h) d  V
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    * L8 j/ s" v0 O
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    # U( c+ n$ t; Y
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    $ O5 M  u: }2 q: J' {
86.         ;
    + t: Y% w5 N$ l3 b
87.         //--------------------------------------------------------------------------------------//
    / Q# z% Y- g" X* p
88.         //---------------------------------------- AHB3 ----------------------------------------//
    9 f+ R& j3 m% s; r) \
89.         //--------------------------------------------------------------------------------------//
    . Q& D% n6 r. Y7 N, R& g
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    6 \0 Z' }1 l/ {( D
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    , i7 W: Y2 A5 J# Y, y/ y1 ~4 X; p
93.         ;
    5 O$ ^4 x1 P# G- n9 E
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    ! W8 Y- A. `: _$ E2 |3 ]. ^( Y
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    9 }7 o7 y& H6 w9 l! Z
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    
97.         ;
    
98. 
    * x4 f6 A  h7 }  n# `% y  N7 G
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     . d: ?7 M1 f% h" N% {
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
     
103.         //--------------------------------------------------------------------------------------//
     
104.         //---------------------------------------- APB1 ----------------------------------------//
     
105.         //--------------------------------------------------------------------------------------//
     
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     ) v4 H/ A" X+ t2 c; g
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     $ N. m5 I7 _) j8 S2 i% m7 \3 \
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     + T% N2 K- \) S, R
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     , r' ^/ j6 ^0 O7 j: y- t+ @) ^7 K
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     % J7 `: R* [: X9 x7 z/ v
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     : h6 @0 G' D6 P! z. N" u
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     3 H3 J: ?: K  _; F  ?; Y" ?2 a
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     . R2 ^' U3 O0 F* [3 l
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     1 M( s9 P% m0 _; U1 z6 ?2 X
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
       {, n$ Y2 n- q) p+ G$ }) ~* \
127.         ;
     
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     0 z! s5 b: }# e5 u- U6 ?0 `
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     . e7 T9 N0 C) H( \' a& ^( l
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     1 Z; ?: K3 ^& o) j1 r/ Q( w- j+ U$ X
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     2 y/ a# ^- k2 A, f& c$ h& [
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     9 {. b7 I) g. Y% ]; ?
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     $ y, ~6 z; Y. E/ z+ S
149.         ;
     0 J* y( t9 v# z$ ^7 [
150. 
     
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     6 R. R& [  {0 w+ s
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     8 z% F5 E) d* e) C/ i# @# e
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     $ H! [: [3 Z/ P" {
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     6 C/ [( ?% }2 z2 l
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     * b' T' V3 N8 q( {8 S
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     5 r9 [4 g8 W) W+ f0 w# j6 ?
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     9 S9 [% z% G7 t3 l
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     , j3 s! A) Y9 E9 \4 @( k
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     : e2 W, m* n2 D5 L: i  a' o
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     / E8 C6 P6 e& _$ u
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     - S; D9 @# y9 e' b
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     3 ?, R% E" a2 \! k
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     - ^% \9 B2 z" a. z
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     2 C0 m. k3 `8 E9 I; u; e( z: A
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     # X' M7 r  m/ D, T  l
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     # b3 _1 N$ p2 V
174.         ;
     
175. 
     
176. 
     
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     ! G2 F" W5 x4 {
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     . q( t' k2 Z# W0 ?: u# x
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     7 d4 a! t5 \/ f) C& K
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     2 {3 F4 ?  S* o' m! r( g
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     9 c& y3 [' j4 }
186.         ;
     
187. 
     
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     . f: B7 _8 m) I2 y
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     ! f# A8 |$ [( J' c
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     ! A. E( z1 v) k2 y; I
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     
193.         //--------------------------------------------------------------------------------------//
     
194.         //---------------------------------------- APB2 ----------------------------------------//
     ; H$ i1 N9 E3 k6 a  Z
195.         //--------------------------------------------------------------------------------------//
     , ^' l+ u5 E( N: z9 w6 s
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     1 e" ?' R! c' D+ V9 r
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     * }" @4 R' v$ p0 ~. O; X2 t
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     ) _9 G0 B8 W8 I1 r3 m
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     ; N- G9 R/ c: ?  h
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     & k! |& d- n  \: ?
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     8 K+ h! i: s2 ]3 z# _' t
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     
209.         ;
     
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     4 z. k" b' C9 k& u" k" e
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     7 R, }3 d6 S% `: t0 z
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     & l( C4 H: H+ b2 s- @  L3 \
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     ( @, q' P. C7 D. b( F" q4 p& N
223.         ;
     ( G! k, W. R3 E) q1 z% k
224. 
     ( q! I# p1 g+ I$ [4 J
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     . z3 }; D, A9 R
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     : l' @3 U* S) D  b* x) L. c
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
       I) M4 s' ~+ {' u6 s/ B0 r
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     ; i7 W6 B3 {; L8 V: F
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     8 _7 Y! D( q; r+ N& q, T% I
238.         ;
     
239. }

复制代码

1 M/ w* l! J6 x2 S————————————————
3 ^6 h1 |, W' w2 b转载：Vice Versa XL