编写基础
- e5 O7 u* Z- q4 {7 T# {RCC（Reset and Clock Control）


( @) \7 E  ]1 {0 u# F: g
/ g1 e6 O2 v+ ^3 n) kAHB、APB1、APB2最大频率都是170MHz。

8 T% j" O8 ~; h* c# ~+ G

+ p: _, O' u, @7 ^时钟树
要想配置时钟首先必须要看明白时钟树。

* `- [+ v* F* `$ n
, u' x+ {% Q! `  A0 _, b6 n啊这。。。。我感觉比原来的时钟更人性化了哈，直接搞了个内部48MHz给USB啥的用了，这样就不用考虑怎么配置又有48MHz又相对最快频率啥的了，直接搞到最高频率。
时钟树我就不解释了，就放这了，懂得都懂哈，不懂的康103啥的或者找个没有倍频功能单片机手册啥的康康，可能会更容易上手！
7 s' Z8 S: v4 u7 f1 f/ e
* b1 i# Z  X$ X# H* w' M- TPLL
. F0 l9 ~% X$ {2 _! Y配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。
1 U1 C+ Q6 _" h5 C2 G- r" y5 N0 x* t手册上对PLL配置步骤如下图：
4 W" K1 v2 D8 d" c3 O& p


首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
: |' ~$ F+ T3 s. q

配置PLL的过程是：
将RCC_CR的PLLON位清零来关闭PLL。
4 j# a& r1 |) r( V' D2 B. ~查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
# A- G5 v/ R! R1 o5 {0 |配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
4 j# O% |# ^3 M' f9 B# |7 M2 V将PLLON设置为1，再次启用PLL。
+ |- [2 ?8 z" f  B0 g通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
5 w) h$ c: o8 V8 C9 f0 s
$ B6 K) X7 Q8 U( n: A; ^1 a, _; IPWR
在不同的工作频率下，对应的电源模式也不一样。
/ W4 Q, t2 a& S( w! ?0 Y可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
2 s  H( t9 O6 R5 l& {" z$ [3 dg474的电源模式与各个时钟频率对应关系如下表：

: z, `' }# q0 \8 x7 V

PWR_CR1的VOS[1:0]对应Range2和Range1：



( g3 P" G0 L, p7 K- k3 g2 B% Z至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：

& S& @( d/ v' q  F- J
- M- ~7 b$ V- ]3 E2 ]
g474的R1MODE位与SYSCLK的对应关系如下：
; B' K; G: ^9 L. b% A' b

7 C& J% P6 y8 p7 Q1 s/ G0 ]
手册中还介绍了从range_normal切换到range_boost模式的步骤：

* a) L+ f2 E% d+ ^3 g7 L& u
5 S1 J; c5 [3 x0 t
& j, w) }* o5 {在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
3 Y# y6 A9 b+ ]4 g+ e清除的R1MODE位在PWR_CR5寄存器中。
在range1 boost模式中，根据新的频率目标调整等待状态的数量。
配置并切换到新的系统频率。
6 {, {5 u: p" G( e7 k等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率

2 j- M) W* E1 N% d; z  h7 yFLASH
这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）
7 h8 N, g6 }; H% o* k$ b  @
上面提到range_normal切换到range_boost步骤里有这么一句：
在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
- J/ q, R" ?% U3 d7 m5 O
) e$ u! j5 @/ G3 v" U那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。
& ^$ q5 E" M# ~/ Z查阅手册找到这个寄存器：
# o# e! `3 p6 ~: w
! K6 W% O% M; {- D5 \1 v; e
' e+ `9 ?  U, _3 ?: c1 f- _& L9 e) ?7 Y
可以看到LATENCY在最低位：
* [/ [! ?  b" C9 H& l, }* |


LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。
知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：
1 \5 z( K* Y9 z; C0 {
1 u" w3 V& v* ?4 m( S8 W9 {
; I1 Z; S: M3 @9 w5 J  ~" t; d
+ x. l4 b1 H* x  H2 F1 e/ a& L为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。
) p( D5 k1 t& _; ?
5 l: E4 o% {8 ?( l9 `0 B1 ^对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。
4 w: c! V! f$ O! \% k# c( Q
- C: z7 F- x, e5 f* F; t& uFLASH->ACR |= FLASH_ACR_LATENCY_4WS;

配置函数
有了上面的概念就可以进行编写时钟函数了。
步骤如下：
9 C. R5 g+ B: s$ o开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
! R9 J- [5 n9 q关闭PLL并确认PLL已经关闭；
1 A7 _" A0 q( K6 H+ yAHB二分频；
' d4 \* Y, l- k; K* g- x配置为range1_boost（默认复位为range1_normal模式）；
7 w9 W6 p6 T# J6 V; }配置FLASH_ACR的访问时间比率；
8 s+ Z) U0 h/ u( ~! A配置PLL；
0 W  A( t- g! @' W4 _8 S& P打开PLL并确认PLL就绪；
( c" ?( o. p2 F/ G0 V& Z使能PLL_R；
) G+ f5 r2 Q, ?9 X" s配置系统时钟为PLL输入，并确认系统时钟就绪；
延时至少1us后切换AHB为不分频。

1. u8 SYSCLK_170MHz(void)
   + S. O! K. D$ }% U. A7 M$ O
2. {
   
3.         u16 temp = 0x2000;
   3 w1 w/ G% n6 o. a
4.         RCC->CR |= RCC_CR_HSEON;
   2 C- l  S6 B, I7 d: T" S' j. C' {
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   
6.         if(!temp)
   - {* a: h/ Q% `; @0 f
7.         {
   & s7 ^4 r9 d8 v' O0 u
8.                 return FAILED;
   
9.         }
   
10.         RCC->CR &= ~RCC_CR_PLLON;
    
11.         temp = 0x2000;
    
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)
    7 u6 _" D$ m/ q' C" O: n8 Y
14.         {
    6 }: k, J0 ?, k
15.                 return FAILED;
    % P9 a$ t4 @$ E9 ?! E& \0 T4 w0 h
16.         }
    
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV1|RCC_CFGR_PPRE1_DIV2|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    : T. K/ r9 I1 ?, w
18.         temp = 0x2000;
    / z. G) i1 [0 `( u$ J; K/ `! A
19.         while(--temp);//等待AHB稳定
    
20.         //RCC->APB1ENR1 |= RCC_APB1ENR1_PWREN;
    2 y# A) O6 p: s0 x9 }
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost
    8 K' W8 k  d; f; P
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;
    
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;
    3 q8 Z# ]! a9 q& ]/ I) [9 A
24.         temp = 0x2000;
    
25.         while(--temp);//等待系统稳定
    " p% Q0 s* T& R1 h! h# R5 E$ H! }
26.         RCC->PLLCFGR = (85<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*85)/2 = VCO = 340 MHz
    6 R, ^1 O  I/ f# I
27.         RCC->CR |= RCC_CR_PLLON;
    
28.         temp = 0xf000;
    / u' x" v/ t& s; u0 N/ o5 b  N
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    ; o5 r; [& K: x/ a6 |
30.         if(!temp)
    
31.         {
    ! N: e- F( v% D1 C
32.                 return FAILED;
    7 E$ v# ^: f$ |# H; Q
33.         }
    + t* A7 y1 f9 C$ [) B
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;
    
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;
    9 R" H  F9 R) _) h
36.         temp = 0xf000;
    
37.         while((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS);//等待系统设置PLL主时钟完成标志位置位
    1 C/ c8 t6 s$ Z& K
38.         if(temp)
    * g8 s' g9 O0 x6 g  c$ |3 i
39.         {
    
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    2 ~" u: d1 \( k! a
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    
43.                 return SUCCEED;
    ; O, \/ i- V$ P- ~
44.         }
    # h0 x5 [! p4 r8 q
45.         else
    . M$ v7 H, q( p) q+ }# k! T, d& {4 i
46.         {
    
47.                 return FAILED;
    8 Y4 I  h1 y" H( `8 P9 x- Z" v
48.         }        
    ( @8 q* W& v- G1 V
49. }

复制代码

/ d+ m& j* P0 ~0 i然后就配置结束了，通过定时器验证确实为170MHz。

附录：RCC寄存器
最后：
) E7 t2 m5 b, t* O$ B3 b# d附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：
5 _& R- m6 T: E% U. d

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   9 Q( G7 X+ O- w
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   $ o* ^; H* C& J6 ?0 ^
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   # g  a4 c" J( e' i
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   * W/ q) L9 P0 p2 l6 E3 Q
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    
12.         ;
    
13. 
    
14. //================================RCC->PLLCFGR ========================================
    ; l8 r& v' `) A: m/ P
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    1 d% j0 _: z+ \9 T
18.                                                                 // 00001: Reserved.
    : h/ [' G" a0 l3 B# ^7 M
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    ; {- K  F) {+ `: X- L" R# D
20.                                                                 // ....
    
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    1 u; p  S$ ~$ d, X4 R8 f% H3 A, J/ \- Y
25.                                                                 // 10: PLLR = 6
    " a( Z2 k6 M, R& l; _' S% N
26.                                                                 // 11: PLLR = 8
    
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    5 |% o+ m- j3 z6 O( d
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    
31.                                                                 // 0: PLLP = 7
    
32.                                                                 // 1: PLLP = 17
    0 P1 s& s* W" o( s2 @
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    
34.         //----------------------- VCO = 280MHz
    5 w; ~' h; P8 \- w
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    1 v; i/ M' z, ?' e  U5 m
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    6 ~4 k/ L9 c; h
38.                                                                 // ...
    + i- K/ U* v" S! k. t
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    " V$ X. I# a  t+ J  n- B" Z( B+ E
40.                                                                 // 0001000: PLLN = 8
    : H" j5 J' f: l$ d" s, e& R
41.                                                                 // 0001001: PLLN = 9
      d- j. t$ f" i
42.                                                                 // ...
    
43.                                                                 // 1111111: PLLN = 127
    
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    
46.                                                         ///        // 0001: PLLM = 2
    
47.                                                                 // 0010: PLLM = 3
    6 e7 T4 R, W* y- g; J# R$ a
48.                                                                 // 0011: PLLM = 4
    
49.                                                                 // 0100: PLLM = 5
      v% {0 r% J1 `! `) z
50.                                                                 // 0101: PLLM = 6
    5 Y! F) }- g3 M3 x; g* G
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    
57.                                                                 // 00: No clock sent to PLL
    
58.                                                                 // 01: No clock sent to PLL
    
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    
61.         ;
    6 {2 _0 t) |+ v% \( @: I. A
62. 
    
63. //================================RCC->CFGR========================================
    
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    ' }4 `8 O3 t  T5 E# y. B
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    + o! F' Q6 r% W" \9 Z4 i" \6 O
66.                                                                 // 000: MCO is divided by 1
    
67.                                                                 // 001: MCO is divided by 2
    ! t7 L* ^' n* V, d% w6 z0 n
68.                                                                 // 010: MCO is divided by 4
    
69.                                                                 // 011: MCO is divided by 8
    
70.                                                                 // 100: MCO is divided by 16
    0 ~8 D2 `6 L9 x' ?1 ~. N' J9 H
71.                                                                 // Others: not allowed
    $ e. d9 v- [' @# q3 r( n
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    
74.                                                                 // 0001: SYSCLK system clock selected
    
75.                                                                 // 0010: Reserved, must be kept at reset value
    : o9 s1 S1 s2 r0 {- q$ k
76.                                                                 // 0011: HSI16 clock selected
    ( S) m* E' _0 Z; J8 W1 M
77.                                                                 // 0100: HSE clock selected
    ) F0 v' _# b$ e9 w& a0 n
78.                                                                 // 0101: Main PLL clock selected
    & h0 i! B8 c) Q1 }1 s% Y& t
79.                                                                 // 0110: LSI clock selected
    
80.                                                                 // 0111: LSE clock selected
    5 a* R3 f1 B  p$ S& ]$ z/ l
81.                                                                 // 1000: Internal HSI48 clock selected
    ' [* m* \% v" A9 ]( R- ?( d: i6 w
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    ( J8 O: U: g: O& G4 U
83.                                                                 // 0xx: HCLK not divided
    
84.                                                                 // 100: HCLK divided by 2
      L# x0 E/ N* I! u  J$ t
85.                                                                 // 101: HCLK divided by 4
    1 w) ~) ?6 _# g5 r
86.                                                                 // 110: HCLK divided by 8
    
87.                                                                 // 111: HCLK divided by 16
    
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
      O( O1 z+ X6 \  k4 e, b$ @
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    
91.                                                                 // 101: HCLK divided by 4
    / H1 w6 t1 f, S' M4 [$ ?
92.                                                                 // 110: HCLK divided by 8
    
93.                                                                 // 111: HCLK divided by 16
    . s1 O! x" m7 X. Q* A) \( u
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    + p! q7 |# N, l  ~& b$ ]
95.                                                                 // 0xxx: SYSCLK not divided
    
96.                                                                 // 1000: SYSCLK divided by 2
    
97.                                                                 // 1001: SYSCLK divided by 4
    # c6 z1 j9 u- N/ c
98.                                                                 // 1010: SYSCLK divided by 8
    
99.                                                                 // 1011: SYSCLK divided by 16
    
100.                                                                 // 1100: SYSCLK divided by 64
     
101.                                                                 // 1101: SYSCLK divided by 128
     
102.                                                                 // 1110: SYSCLK divided by 256
     ! i& |( b% R, B/ T9 j6 n/ W
103.                                                                 // 1111: SYSCLK divided by 512
     " }% @  J9 q7 b5 B9 w$ M
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     
106.                                                                 // 00: Reserved, must be kept at reset value
     
107.                                                                 // 01: HSI16 selected as system clock
     ; z3 i0 ?; Q' R5 P1 A3 \
108.                                                                 // 10: HSE selected as system clock
     5 T  {1 c/ _& T8 ~$ e
109.                                                         ///        // 11: PLL selected as system clock
     
110.         ;
     

复制代码

% P7 d5 u  P' N# @3 i* \下面是RCC寄存器：
2 w4 z; w5 a- ]; b& l9 V

1. void RCC_Init(void)
   2 q& f, z- F# E) a$ d3 z: C0 T& Q
2. {
   
3.         //--------------------------------------------------------------------------------------//
   $ T2 p( S) \' s' y# F. N
4.         //---------------------------------------- AHB1 ----------------------------------------//
   % [6 s7 t) {# @6 L, ^  L) S
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   / q( E! }9 u" \# }( M
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   4 c% A5 E# [/ y8 `
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   + ]7 W$ c: a# q* T
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    ; A3 {! S8 f. ^- d  Z: x) z
14.         ;
    : w$ F. }2 e# T2 b  G
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    + u( T! L0 M  ?# U! g" N' x4 G
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    ' S7 v) ]0 k3 b4 [% p
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    $ w. \. ?" Y& I: p+ [
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    ( ^0 n0 K/ s. `* b: `
23.         ;
    
24.         
    4 H8 `$ w  T& j: }. ~
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
      A& v; u  U# m+ e4 z
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    # z2 c5 i0 P. j  P. n; `, m
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    9 ~& L4 u* C; R% q1 p, e, z6 y
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    - V: q/ u0 Q" T* p8 t, X" c2 k
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    
33.         ;
    
34.         //--------------------------------------------------------------------------------------//
    ) j2 I. R% q0 @7 S0 A
35.         //---------------------------------------- AHB2 ----------------------------------------//
    1 F' a- \& X6 a# T2 {5 v4 a( d
36.         //--------------------------------------------------------------------------------------//
    $ {0 {6 C4 t- x+ X+ v6 U
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    * u& A- [& n. D7 B+ _8 h" w  t
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    7 ]% h6 v3 {* s. Y1 W) |
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    & j& I  a" @- `6 v  O4 v
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    " v& i2 L+ f. z9 F
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    0 I2 t2 N; Z$ y. v
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    4 Y9 |; b6 Z: e* H8 |: J# u+ ?, H0 I
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    + K: ?/ _! t& v7 I  {( W9 G
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    0 l( j" K0 q% o, q
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    ( `& n5 F" M! d( F
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    9 ~( X4 W* i0 x) H" {
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    7 Y# e% m3 Y( z" a7 x# q
53.         ;
    9 r6 J# X" E9 r5 {% K% [$ b
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    - L" X3 R1 `0 ^* b4 ^
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    / P* R8 Y  C1 l( ^0 J) Q
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    % m6 g# I" K5 U% r$ v
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    & z; X* x; `: ]! E! `& c6 ~
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    ! R7 u2 ~* C# Z1 j- a9 V3 y0 n
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    
70.         ;
    ' ]- S2 T9 {9 _9 W: Z. Z
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    / M' V) u, a% K6 Y) o2 J
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    6 u8 L4 X& i) }& L9 g  K
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    6 R3 B1 a4 J  b4 Y/ V; Y# ?
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    * n: q6 a5 U3 M- R
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    * D+ }! N- d1 n2 A! }
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    & U' c7 R; L* j  k4 N
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    5 C' D" U: t, ?& n1 R( I+ J
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    2 m( h+ @; C  w
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    ) |, T* ^  K3 }( g
86.         ;
    
87.         //--------------------------------------------------------------------------------------//
    4 e* ]/ r; s, W$ E3 y7 ^
88.         //---------------------------------------- AHB3 ----------------------------------------//
    
89.         //--------------------------------------------------------------------------------------//
    0 ?* J$ O0 _3 @& d
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    & l. [7 @( [2 ^
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    # s! q( O# _8 ?- D0 z, J% X
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    : r$ X: t4 D5 n2 i  G
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    
97.         ;
    ) p: Y& L/ }+ I  I
98. 
    , z8 E  n7 B: K" ^$ I  V9 Q
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     & S7 l) M9 B1 i
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
     
103.         //--------------------------------------------------------------------------------------//
     " ~& ?  \) M& R( i& F, o. l
104.         //---------------------------------------- APB1 ----------------------------------------//
     
105.         //--------------------------------------------------------------------------------------//
     
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     8 W5 K, g$ T% E8 s4 W
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     . u. G0 n4 L# A
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     ! J8 m5 I& f8 y4 Z1 A. B( G
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     8 u; I+ p  [$ P
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     4 _+ y: j: c" D5 [
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     % F+ i! Y# f. w" R% t  x
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
       J! j% @; x7 `; T- r+ p' E
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     ! l- {) w" I$ H4 q
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
       t6 m" Z8 O% o& m6 ^; K$ W
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     8 w) D; V1 [' P4 j3 v% S
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     % A' ]& f* C+ |9 \  {! x
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     ( i: L% c& q: v) H8 U# O( g% i  \" ]  t
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     ( Z( j9 [# K( x+ |5 G
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     $ B% B+ J# B6 w, d
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     
127.         ;
     
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     8 K0 I$ Q3 i/ @
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     9 J+ d+ \7 T8 {0 w4 ~6 \
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     $ ^1 c, j3 {; |- d
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     , R  x: Y5 h4 F! t: p
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     $ s1 N; V. v/ s: q6 S
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     ; [9 Q1 E6 u& F$ E. R0 i
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
       U! f; e6 ^2 m
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     . F; z: F( H/ R' {
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     
149.         ;
     
150. 
     
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     ) Q6 Y. l3 t$ W0 [) `
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     ( K/ D( [+ M6 s' {1 J
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
       O4 k2 H3 D9 J5 M4 D- ~! ^
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     : n+ W3 g. J. j8 S
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     & {# d% q) j2 I3 P; y# ~
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     2 D$ P, ?+ }) n; A% C4 {7 m9 S
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     " b6 |+ s: n% t2 m' o8 S* Q! Z0 I( v
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     + |! M) a2 }9 j' L, s6 U% [
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     1 d9 P! B" ?9 P) }6 e. R
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
       p  p( t4 h7 E8 Y7 j7 d
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     . L' V1 F" S7 W" @7 H
174.         ;
     * r/ {' r! K6 }
175. 
     4 h$ M0 r" z2 e$ y4 w& w
176. 
     
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     / U8 y3 S. W* k: p
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     ' @  u0 O% }7 c/ z7 o- _! M
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     ) g  @; l0 ]* I2 `2 t$ a
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     ; C. O: Y2 V) K% B6 U" M
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     5 f+ v% Z2 }  d0 Y/ b! ^
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     ) p7 {0 `& Z: y. N
186.         ;
     
187. 
     
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     0 f$ H' `$ N' g
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     3 C7 l( z5 S& k! a
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     
193.         //--------------------------------------------------------------------------------------//
     . @( L8 c& m% m$ Y% Q! u$ ~
194.         //---------------------------------------- APB2 ----------------------------------------//
     : `" O% z* m& P0 |
195.         //--------------------------------------------------------------------------------------//
     
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     ) [( d; S* ~7 }' q$ [
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     $ Z& M+ f- a" k) v; D
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     : H: }1 N% G5 W" Y) U! G, t) S
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     0 I. b% p2 Y' ^$ Y3 F! N( u  F
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     8 \; H8 Y: F  A' R7 p
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     5 `& c2 {+ F* J2 s3 R, B
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     . s8 [; ~& a- b
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     " S4 t1 k2 x! T3 q& A
209.         ;
     
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     / Y  ~3 z' {# h% r. E: I
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     # t. n- M5 \! t4 e; ?% w& r
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     + j* u3 T9 |1 w( F
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
       l. ^0 F& H( w% D% W- r
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     $ Y5 E5 L1 F- z0 _& w6 h  {; t" U
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     " d$ N% c4 B1 H
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     7 i3 F0 \* _* |1 w9 A
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     - F# k( R3 {- Y" G
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     
223.         ;
     - i2 K9 @7 h% H
224. 
     9 Z+ s/ |( a+ Y0 [1 E5 z/ m
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     4 v( l) T; x. Y$ I  T( T+ T# f
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     0 l& [% b4 @9 w( ^( p# H# o
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     ; r1 p5 ^7 w: D1 W
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     # V3 X) K3 a, k1 t2 K
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     6 L* c& i) F8 g# D! P- ^# F6 f
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     * X, A1 x5 y! z
238.         ;
     ( Z) w5 M, p* j+ U3 R, [
239. }

复制代码

# E  A+ _. t' q' _5 k————————————————
转载：Vice Versa XL
, k$ ]3 K: d; u- E
. u* j5 p5 I& g- F: y; O9 U* }