
1. 前言 为了让客户在原理图设计阶段少走弯路,我这里结合客户评估和设计阶段常遇到的问题,整理了一下 BlueNRG-1/-2 相关设计及注意事项以备客户解惑用。9 n. C/ g4 X i/ h" G* w* `) k2 O8 m8 K0 R ; a, L- M7 q6 w' z 2. BlueNRG-1/-2 的原理图参数说明及设计注意事项) Z2 x+ {6 U( W- T, ?, J$ q; h5 f 2.1. BlueNRG-1/-2 原理图及参数如下: * S6 c3 \! O$ |# b4 S ![]() ![]() & N( i$ A& a* o- E* e h! E* B ![]() ; B8 H. }2 X- ^% S$ S7 F $ ]+ |# Z0 ~! z- P; a 2.2. 原理图设计注意事项:. O5 |) v: E8 f1 D6 U j5 f& ~$ j1 _ 1. C4 的取值只能是 150nf 或者 220nf,否则会影响系统的稳定。 2. 设计成 SMPS ON 的是时候,D1 中的 pin1 和 pin2 之间焊接一颗电感,该电感的具体要求如下:标称值为 10 uH 或 4.7 uH ,但 DCR 务必小于 1ohm 且额定电流必须大于 100 mA。 3. RXD/TXD 必须接到 DIO11 和 DIO08 pin,否则后续将无法使用 RF Flash utility 工具和 BlueNRG GUI 工具。 4. 这里的 L1=2nH,L5=3.9nH 建议保留,这有助于抑制最后通道的杂散并减少晶体和RF 信号间的相互影响。 5. 建议预留 ANATEST0 pin 和 ANATEST1 pin 的测试点,以便后续测试高速晶体的启振时间。4 P9 p. s) x3 D5 m 6. DIO7 建议通过 100kohm 电阻接地并预留测试点:为强制执行 updater 代码(参见预先编程的引导加载程序),建议将 IO7 引脚拉高并硬件复位设备。 1 r" F' ]% B& g, R 3. BlueNRG-LP/LPS 的原理图参数说明及设计注意事项 3.1. BlueNRG-LP 原理图及参数如下:" t2 f" R0 E' S9 y2 U _1 G/ H5 o( j( c! y ![]() ![]() 完整版请查看:附件 ![]() |
【2025·STM32峰会】GUI解决方案实训分享1-对LVGL咖啡机例程的牛刀小试以及问题排查
OpenBLT移植到STM32F405开发板
为什么要先开启STM32外设时钟?
【STM32MP157】从ST官方例程中分析RPMsg-TTY/SDB核间通信的使用方法
【经验分享】STM32实例-RTC实时时钟实验④-获取RTC时间函数与中断服务函数
STM32 以太网 MAC Loopback 的实现
STM32功能安全设计包,助力产品功能安全认证
基于STM32启动过程startup_xxxx.s文件经验分享
HRTIM 指南
ST 微控制器电磁兼容性 (EMC) 设计指南