1 STM32的时钟源主要有：
( X/ x. t3 V2 k' V! f0 i内部时钟
外部时钟
锁相环倍频输出时钟
- N: ^: W5 d( R6 s, y6 [

2 z, v! {3 O* G
$ o2 a* k1 Y6 N$ ~( \2 n; s1.1 详细介绍
0 v+ p9 p( Q5 ^7 b; l/ q8 uHSI(内部高速时钟)
它是RC振荡器，频率可以达到8MHZ，可作为系统时钟和PLL锁相环的输入

HSE（外部高速时钟）
8 g* E& X, c* q5 q9 \& R接入晶振范围是4-16MHZ，可作为系统时钟和PLL锁相环的输入，还可以经过128分频之后输入给RTC。
9 D; d7 h. P+ _; Z
/ a: o. b% z4 \( VLSI（内部低速时钟）
, X- R0 P& R& R) h6 \' {0 K" M, r它是RC振荡器，频率大概为40KHZ,供给独立看门狗或者RTC，并且独立看门口只能依靠LSI作为时钟源

LSE(外部低速时钟)
通常外接32.768MHZ晶振提供给RTC

& ^  G7 B- r- n7 W9 V5 e6 b7 `PLL（锁相环）
用来倍频输出。因为开发板外部晶振只有8MHZ，而STM32最大工作频率是72MHZ。他可以通过HSI输入，HSE输入或两分频输入，通过PLL倍频（2-16），倍频之后输入给系统时钟。
0 ^* M- y$ E* @' t
  q. x4 L9 h4 z* {, f& h, ?) aMCO（时钟输出管脚）
& w' ^6 P3 n. J通常对应STM32 PA8，它可以选择一个时钟信号输出，给外部的系统提供时钟源

0 F- r" `% v2 G8 `8 t2 标准库的时钟配置
$ Q# c4 s7 b8 u1 |' l4 ^# n2.1 STM32启动文件
首先打开startup_stm32f10x_hd.s，该文件为stm32的启动文件，在该文件内会发现有这么一块用汇编写的代码。
2 J1 n* Q& @7 K2 U4 H

1.       Reset_Handler   PROC
   9 a' G. r* t/ L1 p$ F: l+ ]
2.             EXPORT  Reset_Handler    [WEAK]
   3 u5 V" P. {9 K# K4 i2 J9 E
3.             IMPORT  __main
   ' P' `% T% D! u0 @8 H; Z6 m
4.             IMPORT  SystemInit
   
5.             LDR     R0, =SystemInit
   * A% c9 T( w9 b( `: w; S
6.             BLX     R0               
   
7.             LDR     R0, =__main
   
8.             BX      R0
   4 z1 l. [! f6 F) L4 q& p
9.             ENDP

复制代码

通过这段汇编代码可以看出，程序在执行main函数之前，会先执行SystemInit函数。
, I+ \; v3 B  U4 R( h. f, U
3 Z) I  C2 F' W! h2.2 SystemInit函数详解

1. void SystemInit (void)
   " f6 e3 A* z  z( O) \* |1 i6 b
2. {
   " a; b1 |2 i9 X! T
3.   /* Reset the RCC clock configuration to the default reset state(for debug purpose) */
   8 C0 v1 q9 p' }, s; M+ U2 p8 T
4.   /* Set HSION bit */
   
5.   RCC->CR |= (uint32_t)0x00000001;
   
6. 
   
7.   /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
   
8. #ifndef STM32F10X_CL
   
9.   RCC->CFGR &= (uint32_t)0xF8FF0000;
   
10. #else
    
11.   RCC->CFGR &= (uint32_t)0xF0FF0000;
    % Z8 a' x! z( |) R: P! W2 J* f
12. #endif /* STM32F10X_CL */   
      @2 A# O# ^$ G, R3 ]5 h/ ^5 B
13. 
    + e7 [4 d5 G4 U8 n
14.   /* Reset HSEON, CSSON and PLLON bits */
    4 q/ W& i& t! s$ T) i  o3 o
15.   RCC->CR &= (uint32_t)0xFEF6FFFF;
      U2 f- E& m" \3 X! M. c* R
16. 
    0 @3 C' ^( \4 c: p4 ?, F$ {1 z
17.   /* Reset HSEBYP bit */
    
18.   RCC->CR &= (uint32_t)0xFFFBFFFF;
    
19. 
    
20.   /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
    ' D, V) Q5 c% \$ f( a2 X/ W, T
21.   RCC->CFGR &= (uint32_t)0xFF80FFFF;
    0 Y2 E# g3 d" {8 E2 Y4 ]
22. 
    
23. #ifdef STM32F10X_CL
    
24.   /* Reset PLL2ON and PLL3ON bits */
    8 s- s. q0 J$ `* x7 \
25.   RCC->CR &= (uint32_t)0xEBFFFFFF;
    + e1 Q, J# o6 z) H' ~% F. y
26. 
    % P/ w" h7 j8 G+ F7 L- M% k+ z
27.   /* Disable all interrupts and clear pending bits  */
    
28.   RCC->CIR = 0x00FF0000;
    
29. 
    ' v, H$ |0 M& V- x
30.   /* Reset CFGR2 register */
    . h1 R# T9 k' o
31.   RCC->CFGR2 = 0x00000000;
    
32. #elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
    2 v7 U3 s% T7 n& _' I
33.   /* Disable all interrupts and clear pending bits  */
    ; P. p* b2 d' H( M% ^& V$ I
34.   RCC->CIR = 0x009F0000;
    , [) m+ U# R2 w: X
35. 
    
36.   /* Reset CFGR2 register */
    
37.   RCC->CFGR2 = 0x00000000;      
    
38. #else
    $ ]2 q  D7 X/ O
39.   /* Disable all interrupts and clear pending bits  */
    0 f; m! o* ~* f5 `
40.   RCC->CIR = 0x009F0000;
    1 l/ W9 m% h8 g1 `) D- w+ S% [
41. #endif /* STM32F10X_CL */
    
42. 
    
43. #if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)
    
44.   #ifdef DATA_IN_ExtSRAM
    5 }# H$ {* {5 H
45.     SystemInit_ExtMemCtl();
    
46.   #endif /* DATA_IN_ExtSRAM */
    / G( W" t, ?) u) ^
47. #endif
    + Y7 c! `6 o9 \- j
48. 
    
49.   /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
    
50.   /* Configure the Flash Latency cycles and enable prefetch buffer */
    
51.   SetSysClock();
    
52. 
    
53. #ifdef VECT_TAB_SRAM
    # g0 f" ?& k+ C9 @
54.   SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */
    / K! q, K# ?6 Z) o, t: g7 a  T0 |
55. #else
    2 B" z) q9 J: ~9 N! y5 X- k8 O
56.   SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */
    . }; y, F+ Y* f. G' z/ E
57. #endif
    
58. }

复制代码

# d( H, G" T7 y7 b  S9 l
打开内部8M时钟:

1. RCC->CR |= (uint32_t)0x00000001

复制代码

" D7 i0 Z; H2 b, Q通过查看寄存器手册可知，这段代码为打开内部8M时钟。
5 K( [# o8 m- e5 E3 F* ]% |

" e4 n) l" G7 q6 D* c, t
) k) e$ K+ j9 c  i设置时钟配置寄存器：
, V6 o- T2 i/ ^: r0 \9 `9 T& r3 R) O

1. #ifndef STM32F10X_CL
   
2.   RCC->CFGR &= (uint32_t)0xF8FF0000;
   . ]* Y# I+ v$ |0 s
3. #else
   % E1 t6 A! i& ?# B, f
4.   RCC->CFGR &= (uint32_t)0xF0FF0000;
   
5. #endif /* STM32F10X_CL */   

复制代码

3 E8 q/ }! G. e- ]  ~  ], H* t对应寄存器说明可查看《STM32中文参考手册_V10》的6.3.2 时钟配置寄存器(RCC_CFGR)章节。
后续代码，有兴趣可根据《STM32中文参考手册_V10》手册，查看代码具体作用。

- N! I" J) L$ N$ I8 u8 z$ s2.3 SetSysClock()函数详解
. F; a* c- }5 [/ o. w

1. static void SetSysClock(void)
   
2. {
   
3. #ifdef SYSCLK_FREQ_HSE
   
4.   SetSysClockToHSE();
   
5. #elif defined SYSCLK_FREQ_24MHz
   
6.   SetSysClockTo24();
   $ ^7 |  r, Y2 k& C1 i, B. h2 Z
7. #elif defined SYSCLK_FREQ_36MHz
   " J7 t: m; Y; M* s
8.   SetSysClockTo36();
   
9. #elif defined SYSCLK_FREQ_48MHz
   
10.   SetSysClockTo48();
    
11. #elif defined SYSCLK_FREQ_56MHz
    ' V' ^0 [3 C+ h4 m' _
12.   SetSysClockTo56();  
    ' M, u! z, |7 k7 g! p
13. #elif defined SYSCLK_FREQ_72MHz
    4 d5 m& R. r1 N0 H  i
14.   SetSysClockTo72();
    ( a: ~) H! F* [$ |& Q3 `% S- d1 L
15. #endif
    
16. }

复制代码

  h0 p9 h7 x8 B8 Q% esystem_stm32f10x.c文件中会根据芯片的型号定义对应的宏:

1. #if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
   
2. /* #define SYSCLK_FREQ_HSE    HSE_VALUE */
   
3. #define SYSCLK_FREQ_24MHz  24000000
   & @" \' I  S; K" ^9 G( @  g% C6 U
4. #else
   ) [, ?( [; c- t$ ~
5. /* #define SYSCLK_FREQ_HSE    HSE_VALUE */
   7 F' O) M$ p' w8 \2 h( [( V
6. /* #define SYSCLK_FREQ_24MHz  24000000 */
   
7. /* #define SYSCLK_FREQ_36MHz  36000000 */
   
8. /* #define SYSCLK_FREQ_48MHz  48000000 */
   
9. /* #define SYSCLK_FREQ_56MHz  56000000 */
   / V2 J& i& d6 g$ n* K
10. #define SYSCLK_FREQ_72MHz  72000000
    - g9 x% e5 U+ t8 v  W
11. #endif

复制代码

2 ]3 ^  T% G' _9 L  p/ H3 时钟配置函数
3.1 时钟初始化配置函数

1. void SystemInit(void);
   5 V  f, a+ t) W% k
2. SYSCLK(系统时钟)=72MHZ;
   
3. AHB总线时钟(HCLK=SYSCLK)=72MHZ;
   + Q; }. e$ s" ?3 C! U3 S6 E/ d9 N
4. APB1总线时钟(PCLK1=SYSCLK/2)=36MHZ;
   9 _$ L7 ?! Z+ ^0 g3 h
5. APB2总线时钟(PCLK1=SYSCLK/1)=72MHZ;
   
6. PLL主时钟=72MHZ;

复制代码

$ d: {: o8 C# @6 o
3.2 外设时钟使能配置函数
: M$ _- [% P5 b) K, }1 a

1. void RCC_AHBPeriphClockCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);
   
2. void RCC_APB2PeriphClockCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);
   
3. void RCC_APB1PeriphClockCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);

复制代码

' \$ W% ^' O9 ^! {! g" B3.3 时钟源使能函数

1. void RCC_HSICmd(FunctionalState NewState);
   5 L" ?2 `6 ^! i& j* L
2. void RCC_LSICmd(FunctionalState NewState);
   ! L* h- ?7 s5 d* ]# X' P5 L
3. void RCC_PLLCmd(FunctionalState NewState);
   
4. void RCC_RTCCLKCmd(FunctionalState NewState);

复制代码

3.4 时钟源和倍频因子配置函数
: g9 Z4 i  L. w+ N

1. void RCC_HSEConfig(uint32_t RCC_HSE);
   
2. void RCC_SYSCLKConfig(uint32_t RCC_SYSCLKSource);
   % I. x; ?7 T4 U2 {0 _
3. void RCC_HCLKConfig(uint32_t RCC_SYSCLK);
   
4. void RCC_PCLK1Config(uint32_t RCC_HCLK);
   
5. void RCC_PCLK2Config(uint32_t RCC_HCLK);

复制代码

  R# s9 E8 ]3 S  e7 G. h. ^! |3.5 外设时钟复位函数

1. void RCC_APB2PeriphResetCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);
   
2. void RCC_APB1PeriphResetCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);

复制代码

3.6 自定义系统时钟
. {$ o- b$ Z8 m; I4 K& z# V6 f

1. void RCC_HSE_Config(u32 div,u32 pllm)
   1 ^) C% z6 E# h3 Z& B* w) W
2. {
   ! L2 ]0 O8 Y2 D5 a* Z1 L# @* u
3.     RCC_DeInit();
   
4.     RCC_HSEConfig(RCC_HSE_ON);
   
5.     if(RCC_WaitForHSEStartUp()==SUCCESS)
   4 W5 k$ ^* s4 s( {* s/ [3 H1 c0 F2 j" R
6.     {   
   
7.         RCC_HCLKConfig(RCC_SYSCLK_Div1);
   & ]/ `( j( i/ v+ a. o0 ]
8.         RCC_PCLK1Config(RCC_HCLK_Div2);
   
9.         RCC_PCLK2Config(RCC_HCLK_Div1);
   3 j2 G& H' P6 g; [
10.         RCC_PLLConfig(div,pllm);
    4 G% z0 s3 `% n3 T- V* e$ g
11.         RCC_PLLCmd(ENABLE);     
    , x6 Q0 M" B4 L; h
12.     while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY)==RESET)
    ; B2 L+ o  ^3 r2 ?+ u9 P+ a
13.         RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK)
    
14.     while(RCC_GetSCLKSource()!=0x08);
    1 W9 V. q' E7 E* X. q3 o
15. 
    & ~2 G  F8 o4 E+ c) K5 B  G6 M
16.     }
    + E7 |' n3 M- F8 Q  A9 _2 w% s
17. }

复制代码

转载自：STM32嵌入式开发

5 t2 |6 L! g- Q: J& D6 Y* E3 [4 k如有侵权请联系删除
" d5 `5 Y2 Q  j) D