STLINK识别不了，好像还是线的问题。我刚开始认为，数据线是手机自带的原厂数据线，不会存在只是充电线，不能传数据的问题，但好像最终还是会存在匹配问题。但我买了一根普通的苹果充电线，就能成功的识别了。可能是超充数据线也会存在问题。
这个地方，手册描述没有什么问题。手册里介绍时，是让TIMER工作在触发从模式，触发后输出1个相关指定宽度的脉冲。 不过单脉冲模式跟TIMER是否工作在从模式没有必然关系，使用单脉冲输出模式时，计数器的使能启动既可以通过软件使能启动，也可以将 定时器配置在触发从模式经过信号触发启动. 单脉冲输出模式是PWM输出模式的特例，利用该模式并不一定只是输出单个脉冲。如果是通用定时器，每次使能计数器后只输出一个PWM脉 冲，如果是高级定时器，每次使能计数器后可能输出多个PWM脉冲，具体多少除了与RCR寄存器的值有关外，还跟计数器的计数模式有关； 即使是输出一个脉冲，其形状特征除了跟CCR值有关外，还跟PWM模式、极性选择有关。
既然是新手就不用使用那个标准库着手学习了，也最好不要使用STM32F1系列芯片，使用STM32G4 G0 U5 H5 系列都可以. 请你使用STM32CubeMx图形化工具和Cube库来着手开发。 你可以到WWW.ST.COM搜索STM32Cube库，每个系列都有。下载后可以先从最简单的例程开始。
您可以在下面链接下载： https://github.com/STMicroelectronics/st-mems-android-linux-sensors-hal
dx@dx:~/STM32MPU_workspace/Developer-Package/my_workspace/lv_port_linux/build$ source $HOME/STM32MPU_workspace/Developer-Package/SDK/environment-setup-cortexa7t2hf-neon-vfpv4-ostl-linux-gnueabi dx@dx:~/STM32MPU_workspace/Developer-Package/my_workspace/lv_port_linux/build$ make [ 0%] Building C object lvgl/CMakeFiles/lvgl.dir/src/drivers/display/drm/lv_linux_drm.c.o In file included from /home/dx/STM32MPU_workspace/Developer-Package/my_workspace/lv_port_linux/lvgl/src/drivers/display/drm/lv_linux_drm.c:21: /home/dx/STM32MPU_workspace/Developer-Package/SDK/sysroots/cortexa7t2hf-neon-vfpv4-ostl-linux-gnueabi/usr/include/xf86drm.h:40:10: fatal error: drm.h: No such file or directory 40 | #include | ^~~~~~~ compilation terminated. make[2]: *** [lvgl/CMakeFiles/lvgl.dir/build.make:1530: lvgl/CMakeFiles/lvgl.dir/src/drivers/display/drm/lv_linux_drm.c.o] Error 1 make[1]: *** [CMakeFiles/Makefile2:162: lvgl/CMakeFiles/lvgl.dir/all] Error 2 make: *** [Makefile:136: all] Error 2
你好，可以使用git clone或者单独下载源码 layer，然后 bitbake-layer add-layer. How to create your own distribution - stm32mpu
看到你补充的代码信息了。 你的确配置了定时器的时钟模式1，从CH1过来的信号。 我看你配置捕获功能，被捕获的信号还是你说的CH1-PA0吗？如果PA0作为TIMER的外部时钟输入脚， 它是不能再作为捕获脚的。我看你启动了针对通道y的捕获，如果不是PA0所对应的脚倒没关系。 还有，不知你启动TIMER的计数功能没有，库函数的话就是__HAL_TIM_ENABLE(&htim)，实质就是 将TIM->CR1的CEN置位。它置位后，每当外部时钟脚出现信号时就会自动进行计数。
1、你这里说的96KHz不是采样率，而应该触发频率。 2、触发频率除了遵守手册中约定的最大值外，在具体应用中要跟ADC模块中最长转换序列及转换时间决定，在多模块同时采样模式中，触发间隔要比任一模块中所需最长的转换时间要长些，至少不能短。 3、你好像在说给ADC模块的时钟48MHz,其实，这里的ADC模块能接受的最高时钟是36MHz. 4、假设你现在的采样时间是15个ADC clock,加上转换时间12个Clock，那么总转换时间就是27个ADC clock. 假设ADC时钟是36MHz,那么触发频率就不能高于36/27Mhz，即不能高于1.33MHz. 5、我以上面第4项的条件基于dual ADC simultaneous模式进行验证，ADC1 ADC2各取1个通道，分别接GND和VDD. 使用公共数据寄存器通过DMA搬运。实测下来当触发频率高于1.4MHz时的确出现问题，即触发频率跟数据转换的频率不同步了。 使用TIMER进行触发，本意是每次触发20次做20对数据的转换，看看下面4不同触发频率下的情形。注：每个32位数据包含两个通道的结果。 从上面测试结果来看，结果跟预期分析一致。 6、你现在触发频率上不去，请确认下采样时间到底是多少？ADC模块的时钟到底是多少？ 7、结合上面分析与测试，当触发频率高于转换速率时，会出现触发事件被丢失的情况，这个情形结合DMA normal模式，可能没法出现DMA完成 事件及相关中断的问题。
微信公众号
手机版
.png)
