|
STM32L5 入门课程系列（一） 从Cortex-M33内核认识TrustZone : Q+ p0 z, C* c
1 E. q3 V/ n- y( I& N, n% Q0 _2 C! T 2 ~1 @; o% m% H2 M
欢迎大家关注STM32L5课程。本期我们会介绍STM32L5的内核，Cortex-M33。它是ARM在MCU架构上增加了TrustZone这个安全扩展的一种内核实现。 ) F! T" @! w/ Z; j5 I 从这一期开始，我们进入技术部分的学习。L5快速入门，会由5期的介绍组成，会着重讲解L5的TrustZone安全扩展。除此之外，L5新增了内置SMPS，进一步提高平台的低功耗特性。/ X7 v" X# b9 Z& }! t ; H4 m$ W$ K2 b
Cortex-M33，在以往传统的Cortex-M系列内核基础上最大的扩展是新增对TrustZone的支持：从硬件实现角度来说，内核会新增一些外设，并且原来已有的外设也做了相应更新，来支持TZ。从用户角度，即编程模型来说，一方面有新增寄存器、新增指令需要操作，另一方面在中断响应机制、存储区映射上都有新的概念提出，需要开发者理解和运用。
; O# l# F" c' z/ J" v/ _
近些年，ARM在MCU领域的内核架构设计，从V6-M、V7-M到V8-M，实现了丰富的内核软IP。从入门型的CM0、CM0+内核，到主流型CM3、CM4、CM7内核，再到支持TrustZone安全扩展的CM33内核，ST都有具体的产品线。 0 b$ D: p, A1 b 这两年主推的新产品，G0、G4、WB、WL，还有新一代H7，都是基于V6-M和V7-M架构。STM32L5是ST首款基于CM33内核的MCU产品。 , N0 p) ~" S* Q" B4 I6 k 通常意义来讲，CM33可以看做是CM4内核基础上新增了TrustZone安全扩展。那么我们接下来看看具体有哪些新增的功能和特性。9 I: R9 p! C! i
0 {3 u1 b1 C/ \; D7 ?
: E* K. N2 U% Y4 q7 C4 X4 A
CM33内核比CM4内核新增和改进的地方，是图中绿色高亮出来的部分。
对TrustZone的支持，内核会引入“安全状态” 和“非安全状态”的概念，硬件方面，SAU和IDAU是随着新增的硬件单元。TrustZone是Cortex M33内核的一个可选模块，STM32L5实现的CM33内核是包括了TZ的。L5的用户可以通过选项字节，来设定是否使能这个内核的安全扩展。 " M: s! u. X1 k6 [: C; n* k 堆栈溢出检查，在CM33内核里新增了额外的堆栈指针stack limit，分别指向MSP和PSP堆栈空间最后一个地址。因为Cortex-M内核的堆栈定义，是向下生长的，因此堆栈空间的尽头就是最小的那个地址。当CPU执行某条指令，导致当前堆栈指针越过了stack limit的值，会触发内核异常，exception。
Enhanced debug，配合TrustZone扩展，可以仅开放用户对非安全代码的调试
NVIC，在CM33内核支持更多的用户中断线。我们的STM32L5上目前可以产生109条用户中断。最重要的是，为了配合TrustZone安全扩展，CM33内核里的NVIC可以把内核异常(Core exception)和用户中断(interrupt)，target到安全状态或者非安全状态的中断处理函数中。“中断的retarget” 这个概念很新，后面讲到内核中断时，我们会展开来说。
新一代MPU，基于PMSA v8架构，以前是v7架构。v8架构给用户带来的最大便利之处在于，对MPU管理的区域的范围设置更加灵活。后面专门有一页会来讲。
AHB总线，从AHB lite升级到AHB 5，总线上会新增额外的信息，来指示当前CPU访问的安全状态。 % K8 ]/ ^% d6 \ 第一次接触CM33内核，或者TrustZone的概念，大家可能会对刚才提到的诸多新概念有点懵，什么SAU、IDAU，什么叫做CPU访问的安全状态，什么叫做中断target到安全状态或者非安全状态。如果现在你觉得听得有点一头雾水的感觉，没有关系，后面我们对这些概念，都会掰开揉碎，结合实例来展开阐述。
现在我们先来理解什么是TrustZone，什么是安全世界和非安全世界 。 5 _3 s0 V2 [* o" V) U( k: f
5 x K1 M# ^, l( c- B TrustZone5 U. m8 n! [7 p; l$ w
* b/ I% }5 d9 b8 G: G! J2 f: ?8 L5 h' V 什么是 TrustZone？它是一个和安全相关的概念。 ' Y# Q+ e" Z; x& O7 G. i3 w( y 大家还记得2008年北京奥运会的口号吗？ “One World One Dream” ，同一个世界，同一个梦想。 8 ^* s! A! V& r3 F& P TrustZone的概念，用类似的语言来表达，就是：one CPU, two world。这里的two world，两个世界，就是指的安全世界和非安全世界，它们同时存在于同一颗芯片上，但是物理机制又保证了两个世界有可靠的隔离。人类命运共同体，要求我们要有同一个世界同一个梦想的理念；但是从信息安全的角度，两个隔离的世界，是信息安全的基石保证。最近大家的生活，相信也已经深刻体会到了“隔离”机制，对安全的重要意义。 ' K' q; [6 u. o3 t+ G' V
基于具有隔离能力的硬件基础，我们在其上设计应用程序时，就可以把软件分成两部分： >> 可信的软件和普通软件。可信的软件，通常经过严格的code review，甚至经过实验室的审查和认证，因为它要访问关键资源，比如敏感数据，敏感外设模块。什么是敏感数据，加解密操作用到的密钥、用户的隐私数据，通常是具有Confidentiality安全属性的资产，是我们要极力保护其“Confidentiality” 和，或者“Integrity” 安全属性的资源。敏感模块，通常是连接到外部关键设备的，比如控制门禁的制动器。 >> 普通软件，是用户应用中的另外一个组成部分，刨去了可信软件的，其余的都算在普通软件里面。 * s! P5 k3 h1 `8 H- d TrustZone的基本原则，就是把应用中的关键操作代码，和其他应用程序隔离开来，避免恶意应用程序的攻击，或者由于应用程序本身的设计漏洞，对敏感操作代码的攻击。
如果大家以前有接触过Cortex-A架构上的TZ，那么L5上Cortex-M架构上的TZ和它概念上是差不多的，不同的地方在于M架构上的TZ是通过memory map来划分两个世界各自的地盘，CPU在两个世界执行时，其安全状态的切换是硬件自动完成的，这一点是最大的区别所在。
如果大家以前没有接触过TZ的概念，那么现在你可以暂时理解为一个芯片上有两个物理隔离开来的区域，分别存放安全程序、敏感资源，以及普通程序，普通资源。
Flash就那么一块flash，ram就那么一块ram，以往那些GPIO、RTC、DMA外设，如何区别哪些flash和ram区域，哪些外设是安全的；哪些又是不安全的呢？一颗CPU又是如何在两个世界进行切换的呢？
# Q0 E( a1 s( M( X4 I* \
G4 W& F& S" Q, s( Y* k5 q " P3 q+ B5 C% ?9 z
我们先来回答第一个问题：如何划分“安全世界”和“非安全世界”各自的地盘呢？ 答案是按照4G地址空间里的地址范围来区分。可以设定哪些地址空间，在内核看来是安全的世界；哪些地址空间，在内核看来是不安全的世界。执行安全世界的代码时，CPU自己处于安全状态；执行非安全世界的代码时，CPU自己处于非安全状态。
处于安全状态的CPU，从内核看来，是可以访问所有资源的，无论这个资源是在安全世界里，还是非安全世界里。而处于非安全状态的CPU，从内核看来，只能访问非安全世界里的资源。注意，以上这几句话，多次出现了“在内核看来”这五个字的限定语。内核通过寄存器SAU，和IDAU模块， 把地址范围划分出来，那么所有看到的或者认为的安全还是不安全的地址，都是从内核看出去的视角。 ) T) I" \6 R2 g8 v! X& F$ Q; s 内核看出去的视角，具体哪些区域是安全的世界，哪些是非安全世界，由SAU和IDAU一起定义。SAU是内核里面的一个模块，用户可以通过寄存器来配置。它有点类似MPU，可以通过起始和结束地址设定几个区域的范围，然后执行该区域是安全世界还是非安全世界。IDAU在内核之外，是芯片在实现时，就由芯片厂家设置好的安全属性控制模块，一般不对用户开放设置。它们分别就是左边图里，两个蓝色的方框，Security Attribute Unit，就是SAU；System level control就是IDAU。
根据CPU要访问的地址，SAU和IDAU根据目标地址的安全属性，以及当前CPU的安全状态，会决定该访问的transaction，是否批准，如果批准的话，这个transaction的安全属性如何？是安全transaction，还是非安全transaction？
根据不同的安全属性，由不同的MPU来进一步审查该transaction，是否符合受该MPU管理的目标地址所在区域的访问控制。比如，经过SAU和IDAU的判断，这是一个安全的取指令的transaction，那么Secure MPU就会看目标地址所在的区域是否可执行，如果是XN，execute never，该transaction就被Secure MPU给block住，就不会走到下一步，到AHB总线上了。如果这个安全的取指令transaction，在Secure MPU检查后放行，那么这个secure的transaction就可以来到AHB总线上了。这也是为什么我们会在左边的图里，看到两个MPU模块的原因。这也正是CM33内核为支持TrustZone安全扩展而新增的内核模块。 + O i# Y) E) v. c 需要注意的是，对4G地址空间的安全属性设置，只能在安全世界执行。而CM33内核，如果支持并使能了TrustZone这个安全扩展，上电启动的时候，内核是在安全状态，即上电时的启动地址，是默认处于安全世界的。
IDAU，全名：implementation defined attribute unit。用户拿到一颗芯片时，IDAU的配置已经由芯片厂家设置好了。
它设置了哪些区域是Secure的；哪些是NSC，NSC是Non-securable callable的简称；哪些区域是Non-secure的。NSC区域也属于安全世界，执行NSC区域的代码时，CPU是处于安全状态的。IDAU的设置属于上电即生效的。由于是芯片厂家的设置，它的粒度比较粗，是以64MB为最小单位。每个厂家的设置可能稍有不同。
SAU，全名：security attribute unit。它是CM33内核的一个模块，有寄存器供用户在上电后编程设置。这提供给用户一个机会，来按照自己的意愿对4G空间上的自己选择的8个区域做精确的安全属性调整。大家查看内核SAU寄存器可以发现：SAU所设置的区域的起始地址，只要是32字节对齐即可，区域大小最小粒度可以精确到32字节。 + \* W! d" i7 B7 ~' G& l 当同一个区域范围，被SAU和IDAU定义了不同的安全属性，则取安全性要求更高的那个属性。显而易见，Secure高于NSC，NSC又高于Non-secure。 5 v& p7 L7 v; d4 A J 如图所示：0x0c00 0000到0x1000 0000这个范围内的区域，IDAU定义的是NSC属性，而SAU把其中的高地址部分定义成Secure属性，那么二者共同作用后，这段区域就选取安全性更高的Secure这个属性。 6 G3 L1 p5 @, l2 n' p" K+ P) N 这里再次强调一下，就算最后IDAU和SAU共同定义出了一个区域的安全属性，那也仅仅是从CPU内核看出去的，这个目标地址是安全还是非安全地址。实际上这个地址，如果是落在flash或者ram的某个区域，或者是落在某个外设寄存器身上，这个地址本身是安全还是不安全的，要看实际物理实现它的flash、ram或者外设的设置。这个是每个芯片厂家各自发挥的舞台了，我们的STM32L5是怎样的，会在下一集来讲。
( ]. o3 z$ j) c
TrustZone 技术，在一个单独的芯片上，按照地址，实现了两个世界，安全世界和非安全世界。但是一个地址，它的安全属性，却有三种。前一页已经提到过了，分别是Secure，Non-Secure callble，和 Non-secure。前面两个都是绿色标识的，按照我这节胶片里的 color legend，应该知道，都是属于安全世界的。Secure 属性的区域里面放置经过code review的可信软件，执行涉及敏感数据或者敏感外设的关键操作。Non-secure属性的区域里，放置普通应用软件，这很好理解。那么为什么还有一个同属于安全世界，但是安全属性定义是NSC的区域呢？
原因就是，TZ隔离出来安全和非安全两个世界，两个世界的代码可以互相调用。安全世界可以随意调用非安全世界的代码，谁要人家安全等级高呢。而CPU在非安全世界里的执行的时候，要调用安全世界的代码，就不是那么随意了。调用是可以调用，但是只能调用安全世界给你展现出来的API。比如，安全世界里有10个函数，但是只有2个是export出来可以给非安全世界调用的，如图里的Sec_ABC_API和Sec_XYZ_API。另外，非安全世界，即左边红色框里的程序，是不能直接调用右边深绿色区域，即Secure区域的这两个API，必须要先执行一条指令：SG。SG是secure gate的简称。顾名思义，它是作为安全世界的大门。要从非安全世界进入安全世界，必须走这个大门进，因此CPU从非安全世界进入安全世界，执行的第一条指令，一定要是SG。而SG指令作为操作码，无非也就是32位或者16位的01序列，为了防止其他二进制数据，比如具有与SG指令的操作码相同值的查找表，被用作安全状态的入口函数，因此定义出这样一个NSC区域，里面就是放SG指令和随后的跳转指令。 6 O, | K# ]! C- r
* o. P% y" g8 V5 X; A
说到 IDAU，它除了是芯片厂家给4G地址空间，粗粒度地预先设置了区域的安全属性的作用之外，它还给带来一个好处，就是大大减轻了SAU区域个数的负担。SAU会影响CPU的速度，因此SAU区域的个数，不是越多越好。大多数芯片厂家在实现芯片时，把SAU的个数定义在8，也是一个权衡的结果。如果没有IDAU，我们来想象一下。按照以往ARM内核的存储空间定义，0x2000 0000 到0x4000 0000这块区域是SRAM。SRAM通常是BB属性，即block base的存储器件，可以按照每个page，独立定义其安全属性。如果一个应用，需要芯片上的SRAM，比如256K，每个page 2K，间隔地具有安全、非安全、这样的属性配置。如果紧靠SAU来设置，就需要N=128个region，N等于SRAM的page数目。这是远远大于8这个数字的。
有了IDAU，芯片厂家可以预先对几个大区域进行设置，如图所示。以往的Code区域，512M空间，平分两半。低地址部分，定义成NS，高地址部分定义为S。对SRAM和外设，也是如此。N个page的这块SRAM，它物理上就只有这么一块SRAM，它的默认地址是0x2000 0000开始。但是它有一个别名区，是从0x3000 0000开始。从0x2000 0000和从0x3000 0000去访问，都是访问的同一个物理地址，即这一块物理SRAM的首地址。但是访问transaction本身的安全属性，从CPU看来是不同的。 8 o* R/ p) b8 j/ b; N$ r2 O& o# c 在这样的情况下，再来看，刚才同样的用户应用需求，需要芯片上SRAM，每个page，间隔具有安全和非安全属性。SAU只需要设置2个region，分别cover到从0x2000 0000开始到0x2003 FFFF这个区域，和从0x3000 0000开始到0x3003 FFFF的区域即可。 & {0 c _6 h9 u% m 只需要从低地址访问page1/3/5/7，从高地址访问2/4/6，从CPU看来，就能对每个page间隔，有不同的访问安全属性。 如果大家现在听得还是有点糊涂，没有关系，后面我们会结合STM32L上真实的物理SRAM，和物理Flash，在hands-on环节，具体来体会。
5 M9 R) m- J; d9 i : ]3 ^% K) A! g" @3 \
现在我们来回答第二个问题：CPU在安全世界，和非安全世界里执行程序，是如何实现两个世界间的切换的呢？
首先，安全世界和非安全世界，彼此可以调用对方的代码，无论是处于该世界的thread模式，还是handler模式。两个世界的代码，都可以被对方世界的中断打断运行，只要优先级足够。一句话就是，代码的相互跳转，是没有原则性限制的。但是毕竟这是两个世界之间的切换，涉及到CPU安全状态的切换。
我们先来看函数相互调用。这需要CM33内核新增的指令来支持。SG，刚才说了，是从非安全状态，切换到安全状态后，CPU必须执行的第一条指令，是非安全世界进入安全世界的大门。BXNS和BLXNS，都是跳转指令，目标地址是非安全世界。 我们看下面的图：
安全世界，调用非安全世界代码时：因为是函数调用，需要返回，而且是跳转到非安全世界，因此会使用BLXNS指令。在跳转之前，为了不泄露安全世界的信息，需要软件来把安全世界里执行时，通用寄存器全部清零，当然清零前这些寄存器的值都要先入栈，保存在安全世界MSP或PSP堆栈里。使用BLX跳转时，要携带LR寄存器信息，由于LR是CPU从非安全函数返回后，接着执行的下一条安全指令的地址，这也属于敏感信息，不能通过LR传递到非安全世界。因此执行BLXNS指令时，硬件会自动被LR给入栈到安全世界的MSP或者PSP堆栈中，然后被FUC_RETURN赋值给LR，传递到非安全世界。那么这样，非安全世界，既看不到刚才安全世界执行时通用寄存器的值，也看不到从自己这里返回后，安全世界下面要执行的指令的地址。 . a+ Y Z3 X) J- Y) u5 P( W' A 非安全世界里的代码执行完成后，返回安全世界，使用的跳转指令是普通的BX，目标地址是FNC_RETURN。硬件识别到这个动作后，会自动从安全世界的堆栈，把真正的LR赋值给到PC值，然后软件再从安全堆栈里恢复之前用到的通用寄存器值，继续往下执行。 ( N% u5 T7 O1 ?4 Y 从非安全世界，调用安全世界的代码，无需软件和硬件做太多事情，因为非安全世界，没有什么秘密的上下文，需要对安全世界隐瞒的。直接按照TZ架里要求的跳转到NSC，non-secure callabler区域，先执行一条SG指令，再执行其后的跳转指令，到S区域里函数实现的地方去执行就可以了。从非安全世界带来的LR，在安全世界仍然可见；并且在返回时，赋值给PC来做跳转回非安全世界。 ) D. _+ |9 x. W6 S- E! ?( q 一句话小结一下：以函数调用的方式在两个世界间切换，是通过新指令、新标志、结合软硬件配合完成的。
: P; o0 E8 L+ F6 ?% I
3 U: ` T, z3 f U; f# p$ x
中断的话呢，和原来的中断模型一样，被打断执行的程序，当前执行上下文，即通用寄存器，还有PSR之类的内核寄存器，被硬件入栈。因为是异步的中断，不是软件去调用，所以不会像前个胶片讲的，软件，即编译器去产生那些入栈的指令；硬件，由于是异步发生的，所以入栈必定是由硬件来完成。说到入栈，和以前一样，不论是安全世界还是非安全世界，都有各自的MSP和PSP堆栈，当前使用哪个堆栈，取决于CPU在当前世界的处理器模式，是handler还是thread。
除了硬件自动入栈和以前一样，考虑到安全世界被非安全世界中断打断时，跳转过去不能泄露了安全世界的执行上下文环境，还会硬件清零通用寄存器和PSR之类的内核寄存器值。
一句话小结：以中断方式在两个世界间切换，是通过硬件入栈执行上下文，并条件性地清零寄存器现场 来完成的。条件性就是指，从安全切到非安全才需要清零；非安全到安全，不需要。 2 `2 x4 O3 ~. }
+ f' r* O- X) l8 J6 Y; V O P# f CPU内核维度 ; n1 K( Y2 }1 E! W! F5 }7 r. g
TZ架构以前，CPU内核有特权级别 和 非特权级别的区别；还有handler 和 thread 两种不同的处理器模式。 ! O7 z: V4 P7 w0 O CPU执行中断时就处于handler模式，执行前台程序时就是thread模式；而handler模式下，一定是特权级别，就一定使用MSP。执行前台程序时，即处于thread模式时，可以是特权级别，也可以是非特权级别，取决于内核寄存器CONTROL的一个位域决定的。特权级别就使用MSP堆栈，非特权级别就使用PSP级别。 " U. M2 T% z) x4 G0 v 四者是正交的关系，如左图。 # l) _1 ]) [* ^1 C7 D TZ架构以后，CPU内核除了特权级别、处理器模式，2个维度的信息外，新增了第三个维度，安全状态。 , w7 j& r7 b) S, M 如右图所示。对应的MSP和PSP，也扩展成了安全世界的MSP、PSP和非安全世界的MSP、PSP，分别以_S和_NS为尾缀。 安全世界的handler模式，thread模式；非安全世界的handler模式，thread模式，四个象限下，它们使用不同的堆栈，能访问的资源范围有所不同。这就构成了ARM提出的TFM Level2的硬件基础。TFM是trusted firmware for arm cortex-M的简称，是ARM提出的一个规范，带TZ架构MCU上实现安全可信执行环境的一个规范。这个内容，我们暂时不会在STM32L5入门课程里讲，大家有兴趣可以去翻看相关资料。
' f3 N( F+ O8 B: Z $ I% S L) _8 K s 2 O: p6 _- _2 m, V
TrustZone 架构把在一个芯片上区分出了安全世界和非安全世界，也给 CPU 引入了继“特权级别”、“处理器模式”后的第三个维度，即当前状态是安全的还是非安全的。CPU 现在执行哪个世界的代码，它就是什么安全状态的。
CPU 在当前的安全状态，要发出一个指令或者数据访问，这个访问 transaction 是安全还是不安全的，不仅和当前CPU所处安全状态有关，还和CPU这条访问是指令访问、还是数据访问有关。并且，最重要的是，还和目标地址处于安全世界还是非安全世界有关。
先来看指令访问，相对简单：无论当前 CPU 当前处于什么状态，它取指的目标地址所在的世界，决定了这次取 transaction 的安全属性。前面讲过，程序代码区域有三种，隶属于两种安全世界下，要么是安全世界，要么是非安全世界。从SAU、IDAU来讲，它们不会对取指transaction做任何限制。这就是我们之前多次讲过，相互调用对方世界的程序，从内核角度都是完全自由的，没有原则性限制。 ' E- J6 Y0 G, R" g% r i0 y 数据访问，从表格可以看到，不仅和目标数据所在地址有关系，还和CPU当前状态有关系了。黄色的case，当CPU本身在非安全状态，想去访问安全世界的数据时，从 SAU 和 IDAU 角度，就会把这个 transaction 给 block 住。这是和指令访问最大不同的地方。另外，即使 CPU 当前处于安全状态，如果要取的数据处于非安全世界，这个transaction也会被SAU、IDAU标上非安全 transaction 的标志。 , [1 O1 ]: [# K( q) k# E 在 SAU 和 IDAU 审查后，可以通过的t ransaction，根据安全还是不安全，再分别到对应的MPU那里去被进一步审查。【】审查都通过后，携带着 HNONSEC 信号，来到AHB5总线上，再和各个 AHB slave 从设备通信。接下来发生的事情，就不是内核负责的，是由各个芯片厂家实现时，各自发挥的舞台了。一个重要的问题，芯片厂家需要解决的时，各自的片上外设，如何识别 transaction 携带的 HNONSEC 信号，并采取相应行动？我们的 STM32L5 如何做的，会在下一节课来讲。
NS 的t ransaction，也可以是在 CPU 的 S 状态下发出的 CPU 在NS状态下要访问S的目标地址，在 SAU/IDAU 阶段就会被 block 无论 CPU 处于什么状态，在 SAU 看来都可以访问 NS region 1 Q% K9 k+ B( }+ w! s % t% v- h7 v) W2 R & A, T( m& \: |3 O" _
了解了内核关于 trustzone 的运行机制，接着来看一下和我们最直接相关的，开发者的软件开发模型。和V7m架构及以前的系统，最大的不同在于，V8M-TrustZone 架构上的软件开发，需要两个工程项目，一个运行在安全世界里，里面是可信软件；一个运行在非安全世界里，里面就是普通的用户程序。 3 | i4 I, D) a. h+ B 系统复位后，总是从安全世界开始运行安全工程项目。首先执行的就是安全工程里的复位处理，对整个系统做安全属性的初始化和配置。完成之后，跳转到非安全工程项目，执行非安全工程的复位处理。一旦非安全工程开始运行，它就和以往的普通应用一样，运行用户的应用逻辑。它可以调用安全世界里暴露出的服务，比如执行加解密操作，但是无需也无法触碰到加解密密钥。 # Y y4 w1 }7 x 非安全世界的代码也可以把自己这边实现的回调函数注册到安全世界里。安全世界可以通过函数指针来调用非安全世界里的代码。举个例子，TLS 协议栈作为可信代码，运行在安全世界里，但是应用中具体的数据接收、发送操作还是在非安全世界里执行。TLS协议栈需要通过之前注册的回调函数的函数指针，来调用每个用户应用中各种不同的数据收发驱动。有的可能是通过串口操作无线通信模块，有的可能通过 MCU 自身的以太网 MAC 直接通信，这些都是用户自己应用的不同实现。
; A/ W( g0 D. W
7 X' ^2 f$ ^4 m8 l3 ~. r2 N 进一步，运行在V8-M TrustZone 架构上的RTOS，和以往在 V7-M 架构及以前的系统上，也有所不同。在像 STM32L5 这样的支持 trustzone 安全扩展的平台上，两个世界，可以分别搭建两个执行环境。安全世界里搭建 TEE，trust execute environment，可信执行环境；非安全世界，通常作为 rich execute environment，REE 和 TEE 相对。RTOS 一般运行在REE里，即非安全世界中。RTOS 除了和往常一样，执行任务间调度、通信、同步；如果任务使用了安全世界里的资源，RTOS还要负责分配安全世界里堆栈的分配，以及切换到安全世界时的上下文管理。
如果大家现在凭空想象还不太能理解，没有关系。现阶段，你需要知道就是RTOS，比如说FreeRTOS，为了支持TZ，除了以往的FreeRTOS代码依旧运行在非安全世界，还额外新增了一些代码，运行在安全世界，用于上面说的安全世界堆栈分配和上下文管理。 ( s( a/ M) t% T; m STM32L5Cube 固件包里有 FreeRTOS 的例子，大家有兴趣可以去参考。
2 } i7 e0 s+ {2 u . x5 x m& \9 W0 \ }4 H
- z) W9 o4 B& v! ^8 D8 w8 W% x0 e
% R* l& u2 ?* f4 F' } W 接下来，我们回过头看一下为了支持TZ的安全扩展，CM33内核在硬件上和寄存器上，和以往我们熟悉的Cortex-M系列内核有什么不同。 6 `* ^/ e5 {; k/ P1 }0 c 通用寄存器，R0 到 R15，在安全世界和非安全世界之间共享。因此从安全世界，切换到非安全世界之前，需要软件或者硬件把这些寄存器，就是所谓的执行环境上下文给清零； CM33 本身，基于 CM4 内核，新增的是两个堆栈 PSP 和 MSP 的栈底指针，PSPLIM 和 MSPLIM； 如果 CM33 还实现了 TZ 安全扩展，像我们 STM32L5 一样，就会新增出来一套所谓的 banked 寄存器。就是图里绿色框中的部分。 堆栈指针、堆栈栈底指针、CONTROL 寄存器、异常掩码寄存器组，都是 banked 的，即，在安全世界和非安全世界，各有一套。 6 \: A9 t7 l9 Y# E0 t/ T3 U. O . Z& c' C) L( _9 P" l2 h: v 6 C7 y/ q# `& v+ F! y& `5 f 8 O1 C. s$ O5 y6 W, F' s+ g
c, }2 T W# V4 m CM33内核集成新一代MPU，对区域范围的设置更加灵活。以前的MPU区域，区域起始地址要是其大小的整数倍。比如图里的例子，0x3BC00到0x80400这段范围，它的大小是274K，不是起始地址0x3BC00的约数。因此在以前的PMSAv7规范下的MPU，一个region是无法cover的。需要拆分成4个region：大小分别是1K、16K、256K、1K，才是0x3BC00，0x3C000，0x40000，0x80000这些起始地址的约数。
而新一代MPU，隶属PMSAv8规范，只要求区域的大小是32字节为颗粒度，并没有起始地址和大小的约束关系。示例里的这个范围，在STM32L5的MPU里，一个region就可以cover。 8 G6 u- X0 C* G2 m3 Y 除此之外，内核MPU寄存器组，和区域属性设置相关的部分，有了较大调整，寄存器名称、位域都和以前不兼容。当然，STM32L5的HAL层，会把这些硬件实现细节的不同给屏蔽掉，对上层应用保持尽可能稳定的API。 6 f. A# |$ A$ \) O: i" \5 e 6 z! w7 q4 |3 {5 w2 G+ J) T ?
用户中断，可以被安全世界的代码，在系统刚复位后执行初始化时，配置把它target到安全世界还是非安全世界。什么叫做target到安全世界还是非按世界呢？就是一个中断发生了，比如UART接收中断，是去安全世界里去处理，执行ISR，还是去非安全世界里去执行ISR。前面讲过，TZ架构上的软件开发，有两个工程项目，各自也有各自的中断向量表，VTOR_S和VTOR_NS。系统复位，CPU一定处于安全状态，执行的第一个复位向量，一定是去VTOR_S中取第一个word和第二个word的值，分别赋值给安全世界的MSP堆栈指针MSP_S和PC。在CPU执行过程中，发生了中断，内核根据该中断被target到哪个世界，这是硬件根据内核NVIC寄存器组里一个寄存器之前被用户的配置来判断的，自动去VTOR_S或者VTOR_NS的对应向量地址取该中断的响应函数ISR执行地址。
在前面讲中断导致的安全状态切换时，大家知道，为了防止安全世界里的信息被泄露，当安全世界的代码执行，被非安全中断打断时，在跳转到非安全的中断处理函数执行之前，硬件要在入栈后额外把寄存器内容全部擦除清零，这就势必会造成一点额外的中断响应延迟，从12个时钟周期，延迟到21个时钟周期。 ) y5 @/ ~9 O: I/ ?0 ^/ p
% U$ X" k) s: M0 p$ N
- j0 [7 h5 \0 ? V/ i 关于系统异常和用户中断的安全属性，我们再多讲一些。 ( K2 o f# e4 _' h. q+ t# F 这个表格的前四列比较重要，是和安全属性配置直接相关的部分，也是TZ的安全扩展，给内核中断新扩展的概念。 3 v/ x7 A0 `: A! q8 Q 芯片的Reset，永远是在安全世界里执行它对应的handler。HardFault和SecureFault，和Reset一样，都是一个绿色点，表示它们的handler一定是在安全世界里，用户不用做配置，也没有机会做配置。
像NMI、BusFault、以及最下面一行的用户中断IRQ，是蓝色的椭圆形。这表示这些异常和中断，可以通过寄存器，就是表格中的第四列里的寄存器，把这些中断配置成target到安全世界，还是非安全世界。这些寄存器复位值都是0，因此NMI、BusFault、以及所有用户中断，上电时都是默认target到安全世界，即发生中断，是去VTOR_S中对应的entry取中断向量来执行，并且是在安全世界里执行中断响应程序。
剩下的MemManagement、UsageFaut、SVCall、PendSV、Systick等，都是banked中断，表示它们在安全世界和非安全世界同时有各自一套中断处理函数。什么世界里触发的这些中断，就去什么世界的VTOR中断向量表取对应ISR地址。 : D& Y( h! h2 D1 l ! o+ e$ W8 X Q( ^4 m" U) Y- C, x7 n 4 ?& c' M* z8 z
系统异常的优先级，从HardFault以下，到systick，都是可以配置的；用户中断的优先级当然也可以配置，都和以往一样。 关于优先级，在TZ安全扩展的实施下，有几点和以前不大相同： 8 \9 \- M& i- m 一个就是系统异常里优先级固定的那几个。NMI，优先级固定-2；一直可被Reset抢占；当NMI被target到NS，非安全世界时（BFHFNMINS=1），可被Hardfault抢占，因为后者优先级在BFHFNMINS置位时，提到-3。hardfault永远target在Secure state。只是，BFHFNMINS=1时，优先级提到-3，高过NMI，处理的是所有Secure 的fault；而BFHFNMINS=0时，处理所有上访的来自安全世界或者非安全世界的fault，优先级和以前一样，只有-1。 4 g; {8 j; w! c 另外，对于可配置target到安全还是非安全世界，并且优先级可配置的中断和异常，从表格里看到，满足这两个条件的，除了BusFault是系统异常，其他都是用户应用中断IRQ。它们的优先级除了NVIC寄存器里的interrupt priority register可以设置外，还可受到AIRCR，应用中的和复位控制寄存器里PRIS（prioritize secure interrupt）位域的影响。这一位置1时，整个target到NS的中断，其优先级都要被压缩映射到原本0~255的优先级空间里的128~255低优先级空间。
1 Y* x/ b* G( z
* n2 n8 g. Q: F N) \/ u1 ^ 以上我们对TrustZone在内核里的运行机制进行了讲解。CPU的当前状态，对memory寻址时的安全属性策略，由SAU和IDAU共同定义，但，都仅仅是从内核的视角看出去的。
携带着安全属性的transaction从内核出来，来到AHB总线上，传达到芯片上集成的各个外设模块和存储模块时，内核外的模块们如何识别transaction的安全属性，并做相应的反馈，这就需要芯片厂家，把安全设计部署在整个芯片系统上。STM32L5是怎么做的？我们下期来看。 D( @; S4 Z5 l9 o8 P |
| 谢谢分享 |
| thanks fou your sharings |
Arm® TrustZone®特性面向 STM32L5 和 STM32U5 系列
STM32L5 系列微控制器和 TrustZone® 开发入门
STM32CubeL5 TFM 应用程序入门
STM32CubeIDE 中基于 STM32L5 系列的项目入门
Arm® TrustZone®特性面向 STM32L5 和 STM32U5 系列
STM32U5对比STM32L5有 哪些更新?
STM32L5 中如何关闭 TrustZone ?
修改STM32L5的存储空间安全属性的设置
使用STM32L5的OTFDEC和ICACHE功能实时高效运行片外Flash中的加密代码
使用STM32L5 TrustZone特性控制调试端口访问，保护片上代码安全
