这个原理图太大了,我只能截一部分,下面还有两个从机就没了。 这个图我能理解,而且图下面还有两个注释,其中第二个注释我不明白啥意思。截图如下。 question one: 2.后面的外部上拉,(应该是外部上拉电阻)得放在miso线上,这个电阻咋放?图中并没画上拉电阻啊。 question two: Else the push-pull configuration can be applied without an extra resistor for the slaves。这段英文更把我搞迷糊了,都说了为了防止从机的输出互相干扰才配置带有外部上拉的开漏输出,那这个又说推挽输出可以被应用?这不自相矛盾吗?还说推挽时候,不用外部电阻。得用吧?我就对这个2解释疑问好大,烦请大牛详细解答,多谢。 |
H743 DAC通道缓冲器的校准问题
STM32H750更改时钟后,程序无法运行
L9663驱动开发
疑似STM32CUBEIDE出现BUG
单片机复位后引脚状态
最近使用STM32H563时用到了遇到程序编译时显示编译错误,原因是空间不够了,在不改变硬件的情况下有什么方法让空间变大吗
STM32F405使用LL库建立SPI通讯报溢出是什么原因?
STM32H743VGT6外部晶振不起振
登录st官网账号遇到问题
cubemx安装HAL库时要账号登录,点击注册,显示错误,ST官网点击注册也是显示错误,请问是什么问题?
没问题,首先你得理解啥叫开漏,啥叫推挽1.放电阻就画个上拉电阻就行,就跟按键一样
2.文档讲的是多个设备,而且你的CS信号存在同时激活两个spi设备的情况,相当于你同时使能的两个spi设备,有可能存在两个从设备同时输出信号,这种操作在程序上就应该是非法的。就应该去避免他。
此处ST只是对这种非法使用情况提出一个建议,实际中,我们不可能去同时使能挂在一个spi的两个从设备,所以不用太在意了
这个主要是说开漏原理。如果软件不能百分百保证选通的逻辑正确,那么硬件就要选择开漏方式,避免电平打架烧了芯片引脚。
多谢肯定技术大牛
我看了这么久感觉自己也没啥增长,看哪都迷糊
笨死了
[md]这么说我能理解了,要是这个手册把那种硬件开漏也画出来,我就没这么多事了哈哈