STM32网络控制器框图如下：

3 L) h; T6 f, e7 F8 U$ N; [

0 ^: ^# ?3 I/ b: `9 y
01、DMA控制器操作
3 r3 ^; K, A3 C3 O; tDMA具有自主的发送和接收引擎，还有一个CSR（控制和状态寄存器）空间。发送引擎将数据从系统存储器传送到 TxFIFO，而接收引擎将数据从Rx FIFO传送到系统存储器。
% ~) e" B4 P" [5 h. [1 Q( k
控制器（也就是DMA）利用描述符有效的将数据从源地址移动到目的地，很小的CPU干预。DMA专为面向包的数据传送（如以太网中的帧）而设计。

控制器可以编程去打断CPU，例如完成帧发送和接收传送操作时以及其它正常/错误条件下。

DMA和STM32F20x 和STM32F21x通过以下两种数据结构进行通信：

1.控制和状态寄存器 (CSR)

2.描述符列表和数据缓冲区。

DMA控制器发送接收到的数据帧到STM32F20x的接收缓存中和STM32F21x存储器中，也可以发送数据帧从STM32F20x的存储器的发送缓存，位于STM32F20x存储器的描述符指向这些缓存。
7 W0 T1 `% L) P
$ H9 l/ b4 r% O4 r! V这里有两个描述符列表：一个用于接收，一个用于发送。
2 E  T5 N2 w) e( ^$ x& |
DMA描述符如下图，左边是环形结构，右边是链式结构。


/ I0 Q& r' h7 _4 }- X) C2 U+ m
02、DMA描述符
% f5 P# s4 B3 ^- Q在ST提供的以太网驱动库stm32f2x7_eth.c中使用是链接结构，链接结构如下：

- j5 n# ^7 Q( }/ }. E# o. T% f

1 B9 n) l" J( f9 K. h描述符注意事项：

   1、一个以太网数据包可以跨越一个或多个DMA描述符   

- K3 C$ p1 ]2 x! |% N: S) Q   2、一个DMA描述符只能用于一个以太网数据包
. P, M8 N6 X2 x* L5 z
   3、DMA描述符列表中的最后一个描述符指向第一个，形成链式结构！
* P/ b$ Y/ }' ]" _" W
描述符有分为增强描述符和常规描述符，我们只讲常规描述符！因为我们的网络例程只使用到了常规描述符。常规描述符和增强描述符的结构体成员变量不同。常规描述符只使用了描述符的前4个成员变量。
9 Z9 U1 ^2 L' s8 \7 l0 B
8 s. y' s+ q4 Z* w! G, ^) Q注意：这里说的描述符，没有硬件结构，不是寄存器，它完全是纯软件的概念。

  t3 s9 I0 w5 B2 Q' |# d- k那么描述符怎么和硬件关联的呢？

描述符的本质就是我们自己用结构体来实现这个描述符，然后将描述符的首地址写入到【ETH_DMATDLAR】寄存器中，STM32就知道这片内存是用来作为发送描述符了。
: M2 q0 k* s$ {) j7 z: [: h
0 i- e/ U$ }, K常规描述符和增强描述符又有发送描述符和接收描述符两种。
$ A1 C) Z* L; H" Z
下图是常规TxDMA描述符：
: O% i6 \# U3 a1 Y: v- B3 A
0 o( a% S7 v" F! N1 _0 J& Y( Y9 d

TDES0主要用来表示描述符的状态和控制信息。
. w1 D! Q2 z5 r* J$ \
3 V# ~8 a* i0 a2 z/ mTDES1表示该描述符缓冲区数据的有效长度。
3 N1 k; y: y' m; r. B  }* v
$ m) _" M7 L5 ?$ H! Z& bTDES2表示描述符缓冲区的地址，我们要发送的数据，就是放在这个地址所指向的内存中。
/ T5 S6 o2 O: K
; w* b* i) p. B, O' s( Y# ?, ZTDES3表示下一个描述符的地址。

; }% Q  P2 j/ }8 S2 N* o0 k' z3 U+ ]( }
9 n6 u" `: r! }+ Z0 D重要的信息有：
# G+ d* s# j; @# A7 U4 _
) A$ n3 M# K$ Y+ f) W  N$ O$ \3 tTDES 0中的OWN位：

5 {; _9 L/ n$ Y  N( ~/ [, m0：表示CPU占有描述符，CPU可以从DMA中提取数据，但是DMA不能从FIFO从接收数据。

+ b% W3 U  p8 K1：表示DMA占有描述符，CPU不可以从DMA中提取数据，DMA可以从FIFO从接收数据。

DMA在传输完整个帧或者这个缓存里的数据全部读出以后把该位清0'。每个帧的第一个缓存描述符的占有位，必须在后面缓存描述符的占有位全部置'1'以后，才能置"1'。



! T- n1 ~/ z( `5 t发送过程：
" `' P, w1 T  Y$ o/ V
1、当OWN位为0的时候，表示CPU可以将要发送的数据拷贝到描述符中，拷贝完成以后，我们手动将描述符的OWN位设置为1，以此来告诉DMA控制器，我已经拷贝完数据了，你可以从描述符中取出数据进行发送了。

- E$ ]+ z9 L8 N2、这时候DMA就会取出描述符中的数据，将数据发送出去，DMA在操作完描述符以后，自动将OWN位设置为0，告诉CPU，我DMA已经发送完数据啦，你可以拷贝下一帧数据到描述符上了。
7 G) R  x  x' p- t3 [/ N5 z% P
3、这个时候OWN为0了，重复步骤1

整个发送的过程就是这样配合的。这样DMA和CPU之间就不会抢占数据了。
' X# i( V, t( u/ J
5 s  q! K) x+ ^, I$ z  X7 tDES 0中的位20 TCH：链接的第二个地址(Second address chained)

用来表示描述符中的第二个地址是用来保存下一个描述符地址还是第二个缓冲区的地址。

+ E* D' n/ O' Z3 Y, w6 R$ [! z0 H1 \该位置1时，表示描述符中的第二个地址是下一个描述符地址，而非第二个缓冲区地址。也就是上ST使用的链式结构。

常规RxDMA描述符如下

& |8 g! W& f% R  ~* {( Z; c" u. {

常规RxDMA描述符中RDES1的bit14用来表示描述符中的第二个地址是用来保存一个描述符地址还是第二个缓冲区的地址。
5 f; S9 l7 V2 \9 M$ `, T1 I
描述符在代码中的表现，在stm32f2x7_eth.h文件中。
- W# ?3 |: K; H# f

1. /**--------------------------------------------------------------------------**/
   
2. /**
   
3.   * @brief                           DMA descriptors types
   6 \. _% g+ n5 m" E! _
4.   */
   5 D( }2 @; c# |( \9 T' U, H
5. /**--------------------------------------------------------------------------**/
   ( M, n3 }/ g( @( k# x- e
6. 
   0 f% ?! ~1 ?6 b( S. X  c
7. /**
   / |. L! ]3 x9 z
8.   * @brief  ETH DMA Descriptors data structure definition
   8 m0 K! E- n) U- H5 d& j0 s
9.   */
   % q. J* }- @! \) F
10. typedef struct  {
    , V8 E' ]- B, w- O3 k/ x
11.   __IO uint32_t   Status;                /*!< Status */
    3 W  S$ {- t) r, t1 n8 U+ a# ~
12.   uint32_t   ControlBufferSize;     /*!< Control and Buffer1, Buffer2 lengths */
    
13.   uint32_t   Buffer1Addr;           /*!< Buffer1 address pointer */
    * _4 F! s( F& A& `. x
14.   uint32_t   Buffer2NextDescAddr;   /*!< Buffer2 or next descriptor address pointer */
    ' o, V9 t7 N* L2 A. S! x. Q4 |
15. /* Enhanced ETHERNET DMA PTP Descriptors */
    / A6 P9 j& N, j, l8 X/ ]
16. #ifdef USE_ENHANCED_DMA_DESCRIPTORS
    - W, y% D" L. |) P7 G4 b
17.   uint32_t   ExtendedStatus;        /* Extended status for PTP receive descriptor */
    
18.   uint32_t   Reserved1;             /* Reserved */
    
19.   uint32_t   TimeStampLow;          /* Time Stamp Low value for transmit and receive */
    ( t1 D4 n6 F3 }4 H9 B9 Y
20.   uint32_t   TimeStampHigh;         /* Time Stamp High value for transmit and receive */
    ! L/ a+ z5 d/ V; T8 t
21. #endif /* USE_ENHANCED_DMA_DESCRIPTORS */
    1 J' E, m1 e0 t5 Q) x; \' `
22. } ETH_DMADESCTypeDef;

复制代码

03、ST提供的库中描述符
; y  t; d) H: wST官方以太网库stm32f2x7中使用链接结构的DMA描述符，那么在以太网描述符结构体ETH_DMADESCTypeDef中Buffer1Addr就是缓冲区的地址，Buffer2NextDescAddr就是下一个描述符的地址，
  A! P. w; X+ d" ]& P% e9 n
如下图。
, G! Y/ @0 t# A% N
: i* B- E5 X) E# b& J2 z6 v6 V5 s; {
6 }- d1 t+ B! O3 t4 E
' R* G/ S( g2 y4 A  |4 h8 [. d! a' t在stm32f2x7_eth.c中定义了两个DMA描述符数组，一个用于DMA接收，一个用于DMA发送，如下：

9 t& G5 M: V0 w: J, r0 X

9 G- m+ `( I& k# @9 Q接收和发送描述的大小通过宏ETH_RXBUFNB和ETH_TXBUFNB来定义，默认都为5。
2 ?6 Z' m) y. d1 B4 Z9 _; E
我们知道以链接结构太网描述符的Buffer1Addr成员用来存放缓冲区地址，那么数据缓冲区在哪里？这个数据缓冲区也是定义为数组的，如下：
& N# n2 }/ E9 T( |


, w2 c; v5 U' g2 Y把他们联系在一起的代码，把描述符和缓冲区联系起来，也就是下面的函数把描述符标构成链式结构。
9 y7 N' g0 t" C
在ethernetif.c的low_level_init函数中



1 R. h2 M0 u9 a( L解析如下
/ |' J8 o; h# s4 H" J( h


" h' l5 S' n* i: M3 a7 z6 o& J( B7 C' U全局描述符指针，用来记录当前使用的描述符


' S8 j" m0 A. r5 B* Q3 v
描述数据包的描述符（英文：用于保存最后一个接收的包描述符信息的结构。）
! A  S+ I% E: [" g# J) m
$ l6 P6 t: s9 O5 _8 o" U8 q
' Y( j& Y1 T9 J( m
4 u$ T% K1 d6 X' d* h/ e* ~结构体
- U. }: Z, }* o  i9 J" `
! l7 `4 g* G* w7 h) _

, _& S( X7 R- X' K第一个表示数据包的第一个描述符，第二个表示数据包的最后一个描述符，第三个表示数据包描述符的个数。

最终的效果如下：
1 R2 b4 \" x9 _! P0 Q" H
3 U& E3 a% E( D1 |& _- M

04、FIFO
从STM32网络控制器框图中可以看到两个2KB的FIFO，一个发送FIFO，一个接收FIFO。

发送FIFO
8 l( Z4 L  I& B4 T* y* i$ p
提供两种FIFO数据模式用于帧传输

阈值模式：当达到阈值后，尽快传输数据。

Store-and-Forward mode：FIFO中会存储一个完整的帧结构。

" O- j5 b/ T% J8 E' e. d. {& nSTM32的发送FIFO采用Store-and-Forwardmode模式。
' b- G9 |  X+ x

  N2 J5 I4 l. N* \+ r9 m* a( ^2 x
/ P% {9 F6 h* U  h接收FIFO
1 a' P; b7 z2 c
接收FIFO采用Store-and-Forwardmode模式。
4 F2 C8 ]1 b- g" O* y* ?; G


' o  e) y  y0 a+ Z4 D7 v7 h$ \
/ J2 W3 }/ b' w0 ?: ~8 ?/ O2 a