【经验分享】STM32网络ETH

STMCU小助手 · 2022-04-19T14:00:00+00:00

1、基础介绍 # \. E3 W0 R* P* L* l4 B; |& i0 Y: |8 C+ \3 z3 |2 M ' m _: p2 A2 w- k( r3 y( e ' j* O$ F4 I. x, \& \" v 通过DMA控制器进行介质访问控制 ! `0 u, ?& p/ C( x! @' l# k 7 d3 k/ N( J: v' f2 N. e这部分内容应用于STM32F20X和STM32F21系列，其他的不适用% B$ j+ i0 d) E- E ) |( E# s; w. V% k2 S0 d - |" G& @) Y$ a6 R9 x* h4 |6 @ $ g2 |1 L( ?$ Z$ ?: E& N2 J5 _. y 28.1 以太网简介 / H# `( a# y: O( Z 3 n$ s, V! g) b: _部分版权 2004 2005 新思科技（美国公司）。所有权利保留，使用需要认可。( W2 \" ]% H! x& [ 0 l' j7 d$ M( m' A 借助STM32F20X和STM32F21的以太网外设可接受和发送数据按照IEE 802.3-2002标准 ! N* W9 A, \% T! s( g) y$ m( ]& j " z! U+ _. a& d6 \' z以太网提供一个完整的、灵活的外设去满足不同应用和要求。它支持与外部相连(PHY)的两个标准的工业接口：默认情况使用在IEEE802.3规范找中定义的独立介质接口(MII)和精简介质独立接口(RMII)。它可以被用于大量的需求，例如开关(交换机)、网络接口卡等等 6 y* p$ ^, e$ M- p2 c$ g% Q. T " L) b- t* h$ h& ^+ \ 2 _4 b! W$ f+ w: j( g9 o' D3 d8 t# s9 s% q R8 K 以太网满足下列标准. K* ^0 u8 a. o9 p. u ; r4 C3 b: }: j; M; M3 J+ i IEEE802.3-2002，用于以太网 MAC ~" K- e( r6 ]0 @' q IEEE1588-2008 标准，用于规定联网时钟同步的精度! X& [7 S. p) x$ d' O$ c' |; M AMBA2.0，用于AHB 主/从端口! I& k8 @/ G8 t5 q5 U; ~- q RMII联盟的RMII 规范 0 c* W0 e9 M: y3 J: ^& t , p8 ~! o- z- i9 o5 o* M" c6 G4 O 3 Y0 [3 ^5 z. m I2 x7 C- L. D 9 N( N4 r J6 V d* H* O" i) A28.2 以太网的主要特性 + S/ S$ W7 C5 E% T" J2 \' O1 W& {6 P 以太网外设包括以下特性，通过类型列举 ( g, f) } w4 G P+ V 4 [; I5 `. r3 }+ ? ~+ F ! L N7 w, q% G" Q2 G6 K, P; d/ l' _: j- A9 s1 Y 28.2.1 MAC内核特性 8 g+ m4 ?" i9 u9 s# H" o# a, g8 N # G" N# }) N& ]6 w2 W支持外部 PHY 接口实现 10/100 Mbit/s 数据传输速率' ^ l/ N4 s* @ 通过符合 IEEE 802.3 的 MII 接口与外部快速以太网 PHY 进行通信 2 b" m, D; U$ N0 u, E支持全双工和半双工操作 # V1 B8 `. F7 b- o1.支持适用于半双工操作的 CSMA/CD 协议 $ r( W% { o5 n% Z2.支持适用于全双工操作的 IEEE 802.3x 流量控制3 U2 y8 g0 v1 r' H, ^7 Z: T 3.全双工操作时可以将接收的暂停控制帧转发到用户应用程序 + J- }: G3 \* h' ~$ k4.半双工操作时提供背压流量控制 3 k$ V5 w" M: i% a5 _5.全双工操作中如果流量控制输入信号消失，将自动发送零时间片暂停帧 4 `" j, _/ N* i0 `! l! t# h# a N& ^$ h# _" d% Y& Z8 Y $ e: K& B: B! N) W 8 E5 g/ k! [6 J9 ?9 t8 F4 Z: N6 }/ k两组 FIFO：一个具有可编程阈值功能的 2 KB 发送 FIFO 和一个具有可配置阈值（默认为 64 个字节）功能的 2 KB 接收FIFO ; A4 Q/ B% ^( \0 h+ u% ]- |1 K; h: }# J1 C; k! E6 ^ 1 X5 ^3 V6 z( v% B' c + N% a2 ^6 o( x e" S$ E( b. q从这里我们可以看出207支持MII接口和RMII接口 . l/ M" g- k1 U" b( ?( ], x. j& D 3 b# }; q; o# G7 a8 t2 E; R, a' ` 7 b, I& `1 C% L' E \2 z2 F28.4 网络功能描述 9 Y1 F3 P. z$ \4 ~3 A) [' W6 ^0 w# _ + I" O+ y0 P5 k: c$ ` k2 O以太网外设包括一个MAC 802.3（介质访问控制）和一个DMA控制器。它默认情况下支持MII和RMII接口，通过一个选择位进行切换(参考SYSCFG_PMC寄存器) 3 ^' j2 b# |" T2 A, F$ t5 y% ?' C4 U) [ r* N" f3 N ! x' [! V* S) A( V' R 3 G& ` g/ p! }" t- PDMA控制器通过AHB主从接口和内核与内存相连。AHB主接口控制数据传输，AHB从接口用于访问控制和状态寄存器(CSR)空间' U2 c& l7 ]7 O4 c6 s/ l- l ' Y5 z0 M4 x- {5 w! n3 n v- B; S+ O3 {. m2 X/ @. u" O ' [5 { q- w6 ~- \在MAC内核发送数据之前，数据进过DMA的方式发送到FIFO中缓存。同样的，接收FIFO存储通过线路收到的以太网数据帧，直到这些数据帧通过DMA被传输到系统内存。2 M' }0 Q3 Q0 v) m9 X9 i& e * | Y! E0 |% p$ R & q8 Y2 a: r. k) V / z1 C. k3 ?, _1 U以太网外设也包括一个SMI，用于和外部PHY通讯。通过一组寄存器的配置，用户可以选择MAC和DMA控制器的不同模式和功能! v" E5 [. M7 T$ g+ ?& l; S 5 ^7 I2 ~; P2 D, ~1 B 4 m3 K% x* d+ E2 x J$ u / t5 @6 _; w( S5 X- @6 Z 当使用以太网时，AHB时钟必须至少25MHZ。下面试ETH的框图5 f! f' ^0 {! N L* T8 K. ] C & Y% w6 c4 y" m) T3 W6 t / L p& H i0 l) v8 C i5 i & k8 L( B/ k' w Z& @区域1：我们称为SMI接口，用于配置外部PHY芯片区域2：是数据交换接口，也就是上面我们说的MII接口和RMII接口2 g( G$ `0 j m* f6 V) F/ Y, I / v) m7 V" V$ Y- Q1 T6 W关于AHB的连接信息 2 W' T u: r7 D4 F" f9 u' _- \9 B/ q& E. `; c ' C8 H* b7 S: D) ^4 k# E! _3 J1 p. e2 I8 P 2、数据接口6 M G& F6 q2 R 2.1、SMI接口8 T4 ^, @: j, b N! X2 X- X; I * \9 v W8 B: k % W1 R: [) e# f9 p4 U {9 i* Q! ~28.4.1 站管理接口：SMI站管理接口允许任何PHY寄存器请求通过2线时钟和数据线。这个接口支持最多到32个PHY K/ J" D% T6 d; V 7 g0 l6 y! K. w) J9 p! m. x' b ! Y2 K0 b- D( {; C4 u# v* t/ c' ^4 F5 G1 y; R3 @& C 应用程序可以从 32 个 PHY 中选择一个 PHY，然后从任意 PHY 包含的 32 个寄存器中选择一个寄存器，发送控制数据或接收状态信息。任意给定时间内只能对一个 PHY 中的一个寄存器进行寻址 + }" s1 R3 \# B, B : T% | \. L# x! Z- [- S / T. z+ m: K* g' B+ i* \ 0 ]8 S N6 ]2 p" u* y4 w$ ]; [! m( o# t, H" Y a MDC时钟线和MDIO 数据线在微控制器中均用作复用功能 I/O： : i7 V. W5 n( R4 r2 x- C0 j6 y+ V8 U: a MDC：周期性时钟，提供以最大频率 2.5 MHz 传输数据时的参考时序。MDC 的最短高电平时间和最短低电平时间必须均为 160 ns。MDC 的最小周期必须为 400 ns。在空闲状态下，SMI 管理接口将 MDC 时钟信号驱动为低电平 , B& u% t5 O+ D6 ~0 j9 K0 F& S# m% l% Z `6 Z* A MDIO：数据输入/输出比特流，用于通过 MDC 时钟信号向/从 PHY 设备同步传输状态信息! p& N$ P" I0 y 7 B0 S% J4 Y% Z) ~& T, K+ y3 |" z ' B0 P, p* H4 E" W& G0 ~ X: o ; p7 g [7 \$ y' n" ?) H2 DSMI帧结构 M3 B: x/ U" z+ P5 e) ^" u" l4 V5 s7 {* e( L8 Z0 q 给出了读操作和写操作帧结构，位传输必须要求从左到右，SMI的帧格式，读写操作: _- H3 |, B% Z8 g$ q ( h" q, r5 z" |# V& {0 _: s% G 0 o( r5 Y- _. f" o + e: L- c0 z$ B. ?7 S5 D* u# o SMI时钟选择" f/ J! a* \% A& o+ p; H& N ) _* S5 `5 N; q8 A8 ] MAC 启动管理写/读操作。SMI 时钟是一个分频时钟，其时钟源为应用时钟（AHB 时钟）。分频系数取决于 MII 地址寄存器中设置的时钟范围。 + m9 W* _. I8 T( j ' F1 \5 i; t6 r' u5 I$ O! B2.2、MII接口 ( S2 P9 y4 L4 \; `1 y7 G; B. e # e1 V; Q& I9 Y 9 A) c+ \) z3 s/ g/ r1 h6 \0 F3 J1 b: d 介质独立接口 (MII) 定义了 10 Mbit/s 和 100 Mbit/s 的数据传输速率下 MAC 子层与 PHY 之间的互连。* g q7 \/ V5 q : k( J ]6 a! O8 p- N; A & V+ U) Y h: |2 q& l 2 b' Q4 A g4 l! B剩余的部分基本都是管脚介绍 1 x3 d; t5 S: M' P# G , K/ ^' d" a- ]0 ~ ( s# _1 ?. h4 u+ c2 R! i; r* Y% r _; d3 }+ K7 v4 _1 n MII_TX_CLK：连续时钟信号。该信号提供进行 TX 数据传输时的参考时序。标称频率为：速率为 10 Mbit/s 时为 2.5 MHz；速率为 100 Mbit/s 时为 25 MHz + E7 Q$ \# W7 Y5 JMII_RX_CLK：连续时钟信号。该信号提供进行 RX 数据传输时的参考时序。标称频率为：速率为 10 Mbit/s 时为 2.5 MHz；速率为 100 Mbit/s 时为 25 MHz! f/ w5 d4 w w F# f / F0 x# P& w" t( x7 k% c " y% g2 G2 y3 B: E7 A6 N$ g ; }8 E0 J; a# C4 z! j2 wMII_TX_EN：发送使能信号。该信号表示 MAC 当前正针对 MII 发送半字节。该信号必须与报头的前半字节进行同步 (MII_TX_CLK)，并在所有待发送的半字节均发送到 MII时必须保持同步 ( s# b# a. ^ L$ }MII_TXD[3:0]：数据发送信号。该信号是 4 个一组的数据信号，由 MAC 子层同步驱动，在MII_TX_EN 信号有效时才为有效信号（有效数据）。MII_TXD[0] 为最低有效位，MII_TXD[3] 为最高有效位。禁止MII_TX_EN 时，发送数据不会对 PHY 产生任何影响 5 q+ I. X' s) q ~- P( T, m+ @ 3 L* ^" k) D7 c; p! x* m1 n: [ 2 r7 L) ~8 ^* x5 g z* N) I! {. C: S- U3 V+ E3 Z9 ~; K MII_CRS：载波侦听信号。当发送或接收介质处于非空闲状态时，由 PHY 使能该信号。发送和接收介质均处于空闲状态时，由 PHY 禁止该信号。PHY 必须确保MII_CS 信号在冲突条件下保持有效状态。该信号无需与 TX 和 RX 时钟保持同步。在全双工模式下，该信号没意义 ( W8 j& u; k% rMII_COL：冲突检测信号。检测到介质上存在冲突后，PHY 必须立即使能冲突检测信号，并且只要存在冲突条件，冲突检测信号必须保持有效状态。该信号无需与 TX 和 RX 时钟保持同步。在全双工模式下，该信号没意义 & v/ y, R# }) Q( `0 u$ b+ k" `7 ` 2 u; i; U g2 W3 x/ A6 \; l; x" f6 z* q! b) ] MII_RXD[3:0]：数据接收信号。该信号是 4 个一组的数据信号，由 PHY 同步驱动，在MII_RX_DV 信号有效时才为有效信号（有效数据）。MII_RXD[0] 为最低有效位，MII_RXD[3] 为最高有效位。当 MII_RX_DV 禁止、MII_RX_ER 使能时，特定的MII_RXD[3:0] 值用于传输来自 PHY 的特定信息（请参见表 142） 6 M; @8 ~9 I4 S4 V; [0 S# ZMII_RX_DV：接收数据有效信号。该信号表示 PHY 当前正针对 MII 接收已恢复并解码的半字节。该信号必须与恢复帧的头半字节进行同步(MII_RX_CLK)，并且一直保持同步到恢复帧的最后半字节。该信号必须在最后半字节随后的第一个时钟周期之前禁止。为了正确地接收帧，MII_RX_DV 信号必须在时间范围上涵盖要接收的帧，其开始时间不得迟于 SFD 字段出现的时间; B0 e B$ p2 D4 h4 z' d0 K ( O3 V2 J' D6 h; H( p 8 n0 L3 V% n7 x0 m4 V9 [' x L* \1 P' y+ X5 vMII_RX_ER：接收错误信号。该信号必须保持一个或多个周期(MII_RX_CLK)，从而向MAC 子层指示在帧的某处检测到错误。该错误条件必须通过 MII_RX_DV 验证，如表142 所示 5 ~4 S' F# l0 I0 K; t4 l& l. A表141.TX 接口信号编码9 c2 S- t# v( Q' X, O# n, | * _& B. M! M/ h+ @ , [5 A7 T1 H2 R* c/ u/ @3 Z, a {$ X8 A0 r- Y+ ^& F 表142. RX 接口信号编码7 |% t+ J% v6 c 6 Q& d+ j3 C2 P : R% b. M1 c7 h& T3 ?# b* W 1 A8 t0 o* @9 h* Q + @" D, {" H: ]% I: Z( g2 \$ [ % s; [7 B$ j' ] 要生成 TX_CLK 和 RX_CLK 时钟信号，必须向外部 PHY 提供 25MHz 时钟，如图所示。除了使用外部 25 MHz 石英晶体提供该时钟，还可以通过 STM32F20xx 微控制器的 MCO引脚输出该信号。这种情况下，必须对 PLL 倍频进行配置，以通过 25 MHz 外部石英晶体在 MCO 引脚上获得所需频率。; x9 X( U5 n- P1 D, j) S7 m + D! L% O5 w; ?$ L$ j. S ( w4 U8 A8 V6 Y" t, \ " a% a5 M& ^9 Y. X3 R* [2.3、RMII接口 + c, l$ m& ^, ?; A% ~9 @$ g) XReducedmedia-independent interface: RMII . J+ ^5 i. J3 I% E$ V / F& s$ V$ ^. p+ @' D" G- h) _翻译：精简介质独立接口：RMII8 }# L0 c2 ?$ Y+ }/ s; c) {* P * ^6 B' } q# h8 ? ; M+ t2 d% a! ^6 B# e" @ # r- W! P8 u% I2 b6 I+ `$ x精简介质独立接口 (RMII) 规范降低了 10/100 Mbit/s 下微控制器以太网外设与外部 PHY 间的引脚数。根据 IEEE 802.3u 标准，MII 包括 16 个数据和控制信号的引脚。RMII 规范将引脚数减少为 7 个（引脚数减少 62.5%）1 z* B/ L3 l! ]/ r$ s% a. `$ L ; B4 h4 A7 w0 f & Y& _& ~" M! l * {) o+ p+ X5 F1 x H . f$ O3 a# @5 N! X& C# F6 D" h4 _" C RMII接口是MAC和PHY之间的实例化对象。这些有助于MAC的MII接口转化为RMII接口。RMII接口具有以下特点( Y# |% |1 K+ j% {$ t " z6 k \# n5 B, t9 P8 f: p" d 10-Mbit/s和100-Mbit/s 的运行速率 . `; I7 t. R! J4 ^1 H$ o参考时钟必须是 50 MHz / f* A; O0 H, \相同的参考时钟必须从外部提供给 MAC 和外部以太网PHY9 Q+ r& o6 u, b% k 它提供了独立的 2 位宽（双位）的发送和接收数据路径2 D! B9 p5 X3 `2 j* j' a ' r6 W3 a& N7 v- [/ P4 }" H 这里时钟管脚比MII接口少，: @ ~- m4 c7 R( J; k 9 ~! q1 i0 [. Q: b( A( ]5 \又一个非常重要的点，那就是时钟源必须是50MHZ A6 A) H, H' o4 Y 2 q! K/ M# b# N B5 d5 U时钟源 / H8 w: E& ?! ` & }1 C6 L0 I, [, O / x8 Z1 J4 q7 Z7 y ; u% T* j. e5 J- J) U0 n- u3 a" D 使用外部 50 MHz 时钟驱动 PHY 或使用嵌入式 PLL 生成 50 MHz 频率信号来驱动 PHY # {0 ^4 X( f% m/ e5 p 3 ?# H3 x- q8 K2 w7 ]! L2.5、MII和RMII的接口选择 9 V& ]8 a* G7 N4 S6 c. B7 v" o, v; ~- T+ U0 M% i/ w, U 2 ]; e) Z( \* b: `& Y4 w * ?' W& p' `6 u使用 SYSCFG_PMC 寄存器中的配置位 23 MII_RMII_SEL 选择 MII 或 RMII 模式。以太网控制器处于复位模式或使能时钟前，应用程序必须设置 MII/RMII 模式 ! \" ~: F* s4 X2 s) F; G/ p& p- B R: |/ F! m MII/RMII内部时钟方案+ A D P8 l1 C) Z # t+ c# X8 p8 x. K$ y6 v支持 MII 和 RMII 以及 10 和 100 Mbit/s 运行所需的时钟方案如图 321所示' i" r" K# f4 H2 b) u: l) V - |( w c5 ~2 n% A$ A2 ` ( _1 w' n3 A1 `% p- u 9 P. [1 F5 V( V4 h3 t& D8 o # x& H9 P5 s% U9 y. e! y 1. 通过 SYSCFG_PMC 寄存器中的位 23 MII_RMII_SEL 控制 MII/RMII 选择1 D" I% P9 X. y/ [ 9 _- k# y+ Z( a. o / f* |+ D# S/ T% e4 f9 B + v+ c) I0 R2 T8 e) R6 @3 f3 r 要节省引脚，需在同一个 GPIO 引脚上复用 RMII_REF_CK 和 MII_RX_CLK 这两个输入时钟信号。" F3 }& [( a! B ! Z( i2 s8 R1 v 3、MAC 802.3 i! @+ s- A; p, Z/ ]跳过% o2 a: m/ z2 z# F9 Z 5 n" ~- ~; l) X6 d" U. a4 v4、DMA控制器操作 $ l+ P3 b" s* ]" ^. B7 | W; J5 D: x/ p ! @. R+ ]: i2 H& e( S9 |+ F $ T+ L$ t+ y, F' p9 @4 @5 ~* N$ B5 v28.6 以太网功能说明：DMA控制器操作 G! x; @! V9 E' {# N. E. x9 [( A; T DMA具有自主的发送和接收引擎，还有一个 CSR（控制和状态寄存器）空间。发送引擎将数据从系统存储器传送到 Tx FIFO，而接收引擎将数据从 Rx FIFO 传送到系统存储器。控制器（也就是DMA）利用描述符有效的将数据从源地址移动到目的地，很小的CPU干预。DMA 专为面向包的数据传送（如以太网中的帧）而设计。控制器可以编程去打断CPU，例如完成帧发送和接收传送操作时以及其它正常/错误条件下。DMA 和STM32F20x 和STM32F21x 通过以下两种数据结构进行通信： / S O" {3 i6 a 2 i k/ K4 E1 k6 U, L" {控制和状态寄存器 (CSR): t, Z0 E. Q8 t6 A7 f7 r 描述符列表和数据缓冲区8 Q2 }) V& w. Z! P6 V7 W; t ; X& J1 p% i9 C$ P9 ?; J + t2 A. ]- G' s% x1 p' J : L5 v1 ]& `7 ]: m* v 控制和状态寄存器在28.8节第895页。细节的介绍和描述在875页。 6 L$ i3 B( v% L. ?) ^+ c6 ^+ c) f) I) |9 Q7 L+ Y- h1 m1 [ 3 m5 J' H2 W+ P . n- E& j: h9 z; {. a9 @ DMA控制器发送接收到的数据帧到STM32F20x 的接收缓存中和STM32F21x 存储器中，也可以发送数据帧从STM32F20x 和STM32F21x 的存储器的发送缓存。位于STM32F20x 和STM32F21x存储器的描述符指向这些缓存。这里有两个描述符列表：一个用于接收，一个用于发送。两个列表的基地址被写入DMA寄存器3和4。描述符是前向列表（无论是隐式还是显式）。最后一个描述符会指向第一个描述符，形成环形结构。显式链接的描述完成，通过配置在接收和发送描述符（RDES1[14] 和 TDES0[20]）的第二个地址连接。描述符列表位于主机的物理存储空间。每一个描述符最多可以指向两个缓冲区。这样可以使用连个物理缓冲区代替存储器中两个连续的缓冲区。数据缓冲区位于主机的物理存储空间，通常由整个帧或部分帧组成，但不会超过单个帧。缓冲区中仅包含数据。缓冲区的住哪个台保存在描述符中。一个单一的描述符不能跨越多个帧。当帧结束时，DMA会跳到下一帧缓冲区。数据连接可以被使能或终止。描述符环形和链式结构显示在图片339。7 ]: w$ a( a+ F1 c V e$ R, A& N7 ~5 M 2 ?8 ~9 e8 P: s( W4 T - v0 v# P0 ~4 ^注意：这里说的描述符是软件，不是硬件，其实就是个结构体。图片的左边是环形结构，右图是链式结构（关于环形和链式结构，英文直译这样，这个地方比较乱，不管这些，我们就使用上图右边的结构，链式结构） , t8 F/ r5 \( |; T' X' M+ i' t. i, ~ ! F! q1 M+ v9 n3 j! h7 n3 q4 V1 w/ O; R " V; R+ E3 |0 a' G使用DMA传送进行的初始化) Z* k) g. D" _) ] * s6 ?0 b7 x# q$ e; KMAC的初始化步骤如下：: Q4 g* A* ~% K9 {# q- p6 K 1.对 ETH_DMABMR 执行写操作以设置 STM32F20x 总线访问参数9 \. F, r0 N2 ] 2.对 ETH_DMAIER 寄存器执行写操作以屏蔽不必要的中断源 : x5 T; n! v$ m3 t! V' E3.软件驱动器创建发送和接收描述符列表。随后对 ETH_DMARDLAR 和 ETH_DMATDLAR 寄存器执行写操作，为 DMA 提供各列表的起始地址' A, K: @& w0 m3 M2 s) s 4.对 MAC 寄存器 1、2 和 3 执行写操作以选择所需的过滤选项1 V+ v+ w7 _1 i9 X, u- h: a9 Q 5.对 MAC ETH_MACCR 寄存器执行写操作以配置和使能发送与接收工作模式。可根据自动协商结果将 PS 位与 DM 位置 1（读取自 PHY） . e4 I: J8 ]( @* z2 K6.对 ETH_DMAOMR 寄存器执行写操作，将位 13 和位 1 置 1 以启动发送和接收9 R: K) v( @! k! Q) F' d% ]# M1 ~( F 7.发送与接收引擎进入运行状态，并尝试从相应描述符列表中获取描述符。这两个引擎随后开始处理接收和发送操作。发送和接收处理过程彼此独立，可单独进行启动或停止 ) ^) B% v. y# k# k7 C5 e$ z C* a7 K; j" o 5、DMA描述符 5 P. I7 F" U) W) G) v9 @ST提供的以太网驱动库stm32f2x7_eth.c中使用是链接结构，链接结构如下5 C$ N. p8 \7 w7 K* o 8 D2 }- o0 S1 t% e' D3 C( N . o/ Q* V( x0 q% y 5 M- Q3 Z7 I0 [" {( B描述符注意事项： + g: T/ Q# H+ y) p! b( F( H) d4 R1.一个以太网数据包可以跨越一个或多个DMA描述符) ?. K4 a8 {8 n: U 2.一个DMA描述符只能用于一个以太网数据包! f& c' J) }3 V( R+ z7 k 3.DMA描述符列表中的最后一个描述符指向第一个，形成链式结构！ 0 t7 }5 b4 p+ r3 N) o5 m9 R9 R2 s 描述符有分为增强描述符和常规描述符，我们只讲常规描述符！因为我们的网络例程只使用到了常规描述符。常规描述符和增强描述符的结构体成员变量不同。常规描述符只使用了描述符的前4个成员变量 ]6 ^! S& v6 j* H5 f7 P9 H( W 9 I0 i: Z `: E7 r常规描述符和增强描述符又有发送描述符和接收描述符两种，下图是常规Tx DMA描述符：. ?( e( g& [2 Y+ s& V 0 M& F4 H7 v* ~8 D2 J ! }8 ^; a9 P+ ?) F 5 e% ]: X5 S: [) n$ k% c # s9 x- r, A) c 5 Y3 x& V% W7 b4 w1 l# D : S+ a; J& x B5 K9 k$ p位 20 TCH：链接的第二个地址 (Second address chained) * O1 V# |& I" c; K( a1 A u. J8 \$ U; j3 C% s& V 该位置 1 时，表示描述符中的第二个地址是下一个描述符地址，而非第二个缓冲区地址。TDES0[20] 置 1 时，TBS2 (TDES1[28:16])为“无关”值。TDES0[21] 优先级高于TDES0[20] 1 {( g' q) U0 m! H5 e 5 K' F' h$ S- v0 x$ q( S常规Tx DMA描述符中TDES0的bit20用来表示描述符中的第二个地址是用来保存下一个描述符地址还是第二个缓冲区的地址，这点很重要！ " R( C" \/ `/ ^; c; y % {2 D. m3 S7 \- }" p2 ~常规Rx DMA描述符如下 " T% a6 p; ?& D, p5 q1 j/ }0 _3 ~ _ # P6 O5 Y9 G6 n# c( ^4 {, x5 \ 1 V' u; H% t7 s& I; H . w0 _7 R# r- m4 e, G ( q5 i# @- b$ T4 c. ?; n, f% j& D* H 常规Tx DMA描述符和常规Rx DMA描述符的成员变量的意义不同！ , P& d+ }. x# N4 z3 |6 b# U' c6 V& c% W; d9 R4 B 常规Rx DMA描述符中RDES1的bit14用来表示描述符中的第二个地址是用来保存一个描述符地址还是第二个缓冲区的地址: Z6 W) h" B. K( n- c6 a8 a# i1 M! s+ o 4 x& |' @: q4 l6 Q- S( A& z ST官方以太网库stm32f2x7中使用链接结构的DMA描述符，那么在以太网描述符结构体ETH_DMADESCTypeDef中Buffer1Addr就是缓冲区的地址，Buffer2NextDescAddr就是下一个描述符的地址，如下图。 # i- g* w! i* ~6 C0 K( D( y6 P: {/ v% @4 h' i- n4 O$ d* D - Y- b+ l6 f& t$ {! u ( D$ r4 ^: N# e+ U3 |8 r3 G5、网络中断 - o) {% ~0 w) _5 @4 f8 ?9 V+ @/ ~: z2 N! h5 x- }3 O. a 9 {4 ^- I. y% @5 ?6 K: U ) {) c$ I0 j2 R, ~网络中断向量：一个用于正常的网络操作，另一个当它映射到EXIT线路19的时候，用于以太网唤醒事件（带有唤醒帧或魔术数据包检测） + i0 c6 i2 I# y% ~$ x # |1 p6 P6 t+ I0 v7 f3 f k + X! C* P, o; I0 n5 F( f8 T, X( [ F. C: D* _; k9 A+ L4 C7 Y, A$ d% b8 u 第一个网络中断保留为MAC和DMA产生的中断，正如在MAC中断和DMA中断部分。 W& [! Z& |1 w6 I) w; F* X% o+ p9 X 第二个中断保留为唤醒事件时PMT产生的中断。唤醒事件对EXIT线路19的映射是造成STM32F20X和STM32F21X退出低功耗模式，并且产生中断。 % Z3 [; x, u2 l& w5 _- }; U2 }0 z2 A' B# G5 J, e; v0 o) }% d0 K ( Y g E [; b: p7 ^$ m7 p 6 @; X- p8 a3 S# \/ @4 d 当映射到EXIT线路19的以太网唤醒事件发生和，MACPMT中断使能并且有一个上升沿的EXIT线路19中断也被使能，他们都能唤醒中断* G5 g7 M$ Q6 p% r3 @ K4 h5 r# r6 X: V5 m4 C) m e, M8 J , R0 m6 ?7 D9 U0 B - v- q; a6 D+ H2 t可使用看门狗定时器（请参见 ETH_DMARSWTR 寄存器）灵活控制 RS 位（ETH_DMASR 寄存器）。当此看门狗定时器使用非零值编程时，看门狗定时器激活，只要RXDMA完成发送一个接收的数据帧到系统存储，在没有触发接收状态，因为它不是使能的在相应的接收描述符（RDES1[31]）（也就是：未在相应接收描述符 (RDES1[31]) 使能接收状态）。当定时器按照编程值运行时，RS位被置1并且中断发生，如果ETH_DMAIER寄存器中相应位使能。看门狗定时失效在运行前，当数据帧被发送到内存，并且RS置1，因为定时器被使能为描述符。1 s1 W3 D" P* I6 l6 L( p6 j9 s + ~/ P1 L: q% x- w 5 I3 M4 r# C8 X4 f9 Z- r 3 O' i( H, [0 ~' O- M& ^注意： ! ?) _9 }2 m" G( ?' N8 T! u1 U; }( _6 Y6 D8 n @2 H. B$ h 读取 PMT 控制和状态寄存器会自动将接收的唤醒帧和接收的魔术数据包 PMT 中断标志清零。但是，由于用于这些标志的寄存器位于 CLK_RX 域，因此在固件能发现此更新前可能有显著的延迟。当 RX 时钟很慢（在 10 Mbit 模式）和当 AHB 总线为高频时，该延迟会特别长。2 }& g6 _/ v6 } 由于从 PMT 到 CPU 的中断请求基于 CLK_RX 域中的相同寄存器，所以即使在读取 PMT_CSR 之后，CPU 也可能错误地第二次调用中断例程。因此，可能需要固件轮询接收的唤醒帧和接收的魔术数据包位，并仅在发现它们都为‘0’时退出中断服务程序。* q, R7 Z# f* l# u - U5 ?' \7 d& @+ x7 @ + V1 E+ ~% h& P# A0 y' k" `* A, i" |) U

[复制链接]

STMCU小助手发布时间：2022-4-19 22:00

技术帖
文章封面:
文章简介:	STM32网络ETH

1、基础介绍

(P4{{8C}FJCLP87N~U2T3TC.png

通过DMA控制器进行介质访问控制

这部分内容应用于STM32F20X和STM32F21系列，其他的不适用

EEN)SLJ{}Q)$B%]V6}0}95R.png

28.1 以太网简介

部分版权 2004 2005 新思科技（美国公司）。所有权利保留，使用需要认可。

借助STM32F20X和STM32F21的以太网外设可接受和发送数据按照IEE 802.3-2002标准

以太网提供一个完整的、灵活的外设去满足不同应用和要求。它支持与外部相连(PHY)的两个标准的工业接口：默认情况使用在IEEE802.3规范找中定义的独立介质接口(MII)和精简介质独立接口(RMII)。它可以被用于大量的需求，例如开关(交换机)、网络接口卡等等

YSN3T9E6VYZOY`5S2N4BW.png

以太网满足下列标准

IEEE802.3-2002，用于以太网 MAC
IEEE1588-2008 标准，用于规定联网时钟同步的精度
AMBA2.0，用于AHB 主/从端口
RMII联盟的RMII 规范

K@SJB_2D)_UB(VRZ_8BRQ~A.png

28.2 以太网的主要特性

以太网外设包括以下特性，通过类型列举

Z97BJ_MBE6`8O2R5DZ(DB(D.png

28.2.1 MAC内核特性

支持外部 PHY 接口实现 10/100 Mbit/s 数据传输速率
通过符合 IEEE 802.3 的 MII 接口与外部快速以太网 PHY 进行通信
支持全双工和半双工操作
1.支持适用于半双工操作的 CSMA/CD 协议
2.支持适用于全双工操作的 IEEE 802.3x 流量控制
3.全双工操作时可以将接收的暂停控制帧转发到用户应用程序
4.半双工操作时提供背压流量控制
5.全双工操作中如果流量控制输入信号消失，将自动发送零时间片暂停帧

Y2_@RXP$FA]GIZ(0XW_917C.png

两组 FIFO：一个具有可编程阈值功能的 2 KB 发送 FIFO 和一个具有可配置阈值（默认为 64 个字节）功能的 2 KB 接收FIFO

PSBLU{4W4]~DU[}]{41Z0H8.png

从这里我们可以看出207支持MII接口和RMII接口

O76]XMO7H2F5OZVA1X~)0.png

28.4 网络功能描述

以太网外设包括一个MAC 802.3（介质访问控制）和一个DMA控制器。它默认情况下支持MII和RMII接口，通过一个选择位进行切换(参考SYSCFG_PMC寄存器)

{[D7}5V]]L$(ZV8ZMGL3%FQ.png

DMA控制器通过AHB主从接口和内核与内存相连。AHB主接口控制数据传输，AHB从接口用于访问控制和状态寄存器(CSR)空间

$8OL~T[RG_{_$RLSSPQH58]V.png$

在MAC内核发送数据之前，数据进过DMA的方式发送到FIFO中缓存。同样的，接收FIFO存储通过线路收到的以太网数据帧，直到这些数据帧通过DMA被传输到系统内存。

$9DL49N5J{4STQBJ2}_QQKBI.png$

以太网外设也包括一个SMI，用于和外部PHY通讯。通过一组寄存器的配置，用户可以选择MAC和DMA控制器的不同模式和功能

当使用以太网时，AHB时钟必须至少25MHZ。下面试ETH的框图

6LB{O02X171QB@9U1YWFP3A.png

区域1：我们称为SMI接口，用于配置外部PHY芯片区域2：是数据交换接口，也就是上面我们说的MII接口和RMII接口

关于AHB的连接信息

FTKTSM@C3N[GL5P[QJE7ZPK.png

2、数据接口
2.1、SMI接口

28.4.1 站管理接口：SMI站管理接口允许任何PHY寄存器请求通过2线时钟和数据线。这个接口支持最多到32个PHY

E7L~HQYNFDD0~}K%[~]D$@9.png

应用程序可以从 32 个 PHY 中选择一个 PHY，然后从任意 PHY 包含的 32 个寄存器中选择一个寄存器，发送控制数据或接收状态信息。任意给定时间内只能对一个 PHY 中的一个寄存器进行寻址

$MQ_`X5RO(E9(JO1F6E9{XFV.png$

MDC时钟线和MDIO 数据线在微控制器中均用作复用功能 I/O：

MDC：周期性时钟，提供以最大频率 2.5 MHz 传输数据时的参考时序。MDC 的最短高电平时间和最短低电平时间必须均为 160 ns。MDC 的最小周期必须为 400 ns。在空闲状态下，SMI 管理接口将 MDC 时钟信号驱动为低电平

MDIO：数据输入/输出比特流，用于通过 MDC 时钟信号向/从 PHY 设备同步传输状态信息

VMR766RT$OPGT5$}6FZJP1S.png

SMI帧结构

给出了读操作和写操作帧结构，位传输必须要求从左到右，SMI的帧格式，读写操作

R09_~NT84NX5PWO7ZK03YB2.png

SMI时钟选择

MAC 启动管理写/读操作。SMI 时钟是一个分频时钟，其时钟源为应用时钟（AHB 时钟）。分频系数取决于 MII 地址寄存器中设置的时钟范围。

2.2、MII接口

介质独立接口 (MII) 定义了 10 Mbit/s 和 100 Mbit/s 的数据传输速率下 MAC 子层与 PHY 之间的互连。

剩余的部分基本都是管脚介绍

$_{ZH2_JR13U)CFW$(6K9VZR.png$

MII_TX_CLK：连续时钟信号。该信号提供进行 TX 数据传输时的参考时序。标称频率为：速率为 10 Mbit/s 时为 2.5 MHz；速率为 100 Mbit/s 时为 25 MHz
MII_RX_CLK：连续时钟信号。该信号提供进行 RX 数据传输时的参考时序。标称频率为：速率为 10 Mbit/s 时为 2.5 MHz；速率为 100 Mbit/s 时为 25 MHz

CA(8_EER(JMLQUZ6J(AA~)Q.png

MII_TX_EN：发送使能信号。该信号表示 MAC 当前正针对 MII 发送半字节。该信号必须与报头的前半字节进行同步 (MII_TX_CLK)，并在所有待发送的半字节均发送到 MII时必须保持同步
MII_TXD[3:0]：数据发送信号。该信号是 4 个一组的数据信号，由 MAC 子层同步驱动，在MII_TX_EN 信号有效时才为有效信号（有效数据）。MII_TXD[0] 为最低有效位，MII_TXD[3] 为最高有效位。禁止MII_TX_EN 时，发送数据不会对 PHY 产生任何影响

A)V(TMB_O))U_2V}T2U@8H3.png

MII_CRS：载波侦听信号。当发送或接收介质处于非空闲状态时，由 PHY 使能该信号。发送和接收介质均处于空闲状态时，由 PHY 禁止该信号。PHY 必须确保MII_CS 信号在冲突条件下保持有效状态。该信号无需与 TX 和 RX 时钟保持同步。在全双工模式下，该信号没意义
MII_COL：冲突检测信号。检测到介质上存在冲突后，PHY 必须立即使能冲突检测信号，并且只要存在冲突条件，冲突检测信号必须保持有效状态。该信号无需与 TX 和 RX 时钟保持同步。在全双工模式下，该信号没意义

]X](RKW[U@OPJTXH84I497L.png

MII_RXD[3:0]：数据接收信号。该信号是 4 个一组的数据信号，由 PHY 同步驱动，在MII_RX_DV 信号有效时才为有效信号（有效数据）。MII_RXD[0] 为最低有效位，MII_RXD[3] 为最高有效位。当 MII_RX_DV 禁止、MII_RX_ER 使能时，特定的MII_RXD[3:0] 值用于传输来自 PHY 的特定信息（请参见表 142）
MII_RX_DV：接收数据有效信号。该信号表示 PHY 当前正针对 MII 接收已恢复并解码的半字节。该信号必须与恢复帧的头半字节进行同步(MII_RX_CLK)，并且一直保持同步到恢复帧的最后半字节。该信号必须在最后半字节随后的第一个时钟周期之前禁止。为了正确地接收帧，MII_RX_DV 信号必须在时间范围上涵盖要接收的帧，其开始时间不得迟于 SFD 字段出现的时间

$Z6W`{}L@(KECAMT9N_`HAY3.png$

MII_RX_ER：接收错误信号。该信号必须保持一个或多个周期(MII_RX_CLK)，从而向MAC 子层指示在帧的某处检测到错误。该错误条件必须通过 MII_RX_DV 验证，如表142 所示
表141.TX 接口信号编码

K6TTY)}IVH]M@S@YJC8IRCA.png

表142. RX 接口信号编码

LGIDB[KCVOBY~M(5AD%YLLT.png

要生成 TX_CLK 和 RX_CLK 时钟信号，必须向外部 PHY 提供 25MHz 时钟，如图所示。除了使用外部 25 MHz 石英晶体提供该时钟，还可以通过 STM32F20xx 微控制器的 MCO引脚输出该信号。这种情况下，必须对 PLL 倍频进行配置，以通过 25 MHz 外部石英晶体在 MCO 引脚上获得所需频率。

(YH`N%IZSF]IO@Y3`E7Y3BQ.png

2.3、RMII接口
Reducedmedia-independent interface: RMII

翻译：精简介质独立接口：RMII

WH[T7~A2UH4I3NCZL$NTD1E.png

精简介质独立接口 (RMII) 规范降低了 10/100 Mbit/s 下微控制器以太网外设与外部 PHY 间的引脚数。根据 IEEE 802.3u 标准，MII 包括 16 个数据和控制信号的引脚。RMII 规范将引脚数减少为 7 个（引脚数减少 62.5%）

~PFB`TV@3[]EN4C{GDDXV]E.png

RMII接口是MAC和PHY之间的实例化对象。这些有助于MAC的MII接口转化为RMII接口。RMII接口具有以下特点

10-Mbit/s和100-Mbit/s 的运行速率
参考时钟必须是 50 MHz
相同的参考时钟必须从外部提供给 MAC 和外部以太网PHY
它提供了独立的 2 位宽（双位）的发送和接收数据路径

这里时钟管脚比MII接口少，

又一个非常重要的点，那就是时钟源必须是50MHZ

时钟源

使用外部 50 MHz 时钟驱动 PHY 或使用嵌入式 PLL 生成 50 MHz 频率信号来驱动 PHY

2.5、MII和RMII的接口选择

$KASZ[3K5SQ(396(B_1$`{@K.png$

使用 SYSCFG_PMC 寄存器中的配置位 23 MII_RMII_SEL 选择 MII 或 RMII 模式。以太网控制器处于复位模式或使能时钟前，应用程序必须设置 MII/RMII 模式

MII/RMII内部时钟方案

支持 MII 和 RMII 以及 10 和 100 Mbit/s 运行所需的时钟方案如图 321所示

AQ`4]JGVO%X1X%(9M0S@2.png

1. 通过 SYSCFG_PMC 寄存器中的位 23 MII_RMII_SEL 控制 MII/RMII 选择

要节省引脚，需在同一个 GPIO 引脚上复用 RMII_REF_CK 和 MII_RX_CLK 这两个输入时钟信号。

3、MAC 802.3
跳过

4、DMA控制器操作

10`U)89YKB1%[50SLC}9G{O.png

28.6 以太网功能说明：DMA控制器操作

DMA具有自主的发送和接收引擎，还有一个 CSR（控制和状态寄存器）空间。发送引擎将数据从系统存储器传送到 Tx FIFO，而接收引擎将数据从 Rx FIFO 传送到系统存储器。控制器（也就是DMA）利用描述符有效的将数据从源地址移动到目的地，很小的CPU干预。DMA 专为面向包的数据传送（如以太网中的帧）而设计。控制器可以编程去打断CPU，例如完成帧发送和接收传送操作时以及其它正常/错误条件下。DMA 和STM32F20x 和STM32F21x 通过以下两种数据结构进行通信：

控制和状态寄存器 (CSR)
描述符列表和数据缓冲区

$V~7R)F{_CX90{_HZ~J9J[_3.png$

控制和状态寄存器在28.8节第895页。细节的介绍和描述在875页。

SEK57L}6{H{3~U$ORF01851.png

DMA控制器发送接收到的数据帧到STM32F20x 的接收缓存中和STM32F21x 存储器中，也可以发送数据帧从STM32F20x 和STM32F21x 的存储器的发送缓存。位于STM32F20x 和STM32F21x存储器的描述符指向这些缓存。这里有两个描述符列表：一个用于接收，一个用于发送。两个列表的基地址被写入DMA寄存器3和4。描述符是前向列表（无论是隐式还是显式）。最后一个描述符会指向第一个描述符，形成环形结构。显式链接的描述完成，通过配置在接收和发送描述符（RDES1[14] 和 TDES0[20]）的第二个地址连接。描述符列表位于主机的物理存储空间。每一个描述符最多可以指向两个缓冲区。这样可以使用连个物理缓冲区代替存储器中两个连续的缓冲区。数据缓冲区位于主机的物理存储空间，通常由整个帧或部分帧组成，但不会超过单个帧。缓冲区中仅包含数据。缓冲区的住哪个台保存在描述符中。一个单一的描述符不能跨越多个帧。当帧结束时，DMA会跳到下一帧缓冲区。数据连接可以被使能或终止。描述符环形和链式结构显示在图片339。

C3@7ISU)UQA7$L_G0XJBLS0.png

注意：这里说的描述符是软件，不是硬件，其实就是个结构体。图片的左边是环形结构，右图是链式结构（关于环形和链式结构，英文直译这样，这个地方比较乱，不管这些，我们就使用上图右边的结构，链式结构）

F[]UQGA39_BTAL0(UOG`}32.png

使用DMA传送进行的初始化

MAC的初始化步骤如下：
1.对 ETH_DMABMR 执行写操作以设置 STM32F20x 总线访问参数
2.对 ETH_DMAIER 寄存器执行写操作以屏蔽不必要的中断源
3.软件驱动器创建发送和接收描述符列表。随后对 ETH_DMARDLAR 和 ETH_DMATDLAR 寄存器执行写操作，为 DMA 提供各列表的起始地址
4.对 MAC 寄存器 1、2 和 3 执行写操作以选择所需的过滤选项
5.对 MAC ETH_MACCR 寄存器执行写操作以配置和使能发送与接收工作模式。可根据自动协商结果将 PS 位与 DM 位置 1（读取自 PHY）
6.对 ETH_DMAOMR 寄存器执行写操作，将位 13 和位 1 置 1 以启动发送和接收
7.发送与接收引擎进入运行状态，并尝试从相应描述符列表中获取描述符。这两个引擎随后开始处理接收和发送操作。发送和接收处理过程彼此独立，可单独进行启动或停止

5、DMA描述符
ST提供的以太网驱动库stm32f2x7_eth.c中使用是链接结构，链接结构如下

023{@)FFVSJM@$){X3YI)NS.png

描述符注意事项：
1.一个以太网数据包可以跨越一个或多个DMA描述符
2.一个DMA描述符只能用于一个以太网数据包
3.DMA描述符列表中的最后一个描述符指向第一个，形成链式结构！

描述符有分为增强描述符和常规描述符，我们只讲常规描述符！因为我们的网络例程只使用到了常规描述符。常规描述符和增强描述符的结构体成员变量不同。常规描述符只使用了描述符的前4个成员变量

常规描述符和增强描述符又有发送描述符和接收描述符两种，下图是常规Tx DMA描述符：

D9NI0YLWZJM@GXGL$CJGQGH.png

$6XPB~OM`6)L{P3QP_MU3NOX.png$

位 20 TCH：链接的第二个地址 (Second address chained)

该位置 1 时，表示描述符中的第二个地址是下一个描述符地址，而非第二个缓冲区地址。TDES0[20] 置 1 时，TBS2 (TDES1[28:16])为“无关”值。TDES0[21] 优先级高于TDES0[20]

常规Tx DMA描述符中TDES0的bit20用来表示描述符中的第二个地址是用来保存下一个描述符地址还是第二个缓冲区的地址，这点很重要！

常规Rx DMA描述符如下

B60F2F[R7%ID}5S1)ICJX22.png

$LTS )VV{KX$F[89H_O00Y.png$

常规Tx DMA描述符和常规Rx DMA描述符的成员变量的意义不同！

常规Rx DMA描述符中RDES1的bit14用来表示描述符中的第二个地址是用来保存一个描述符地址还是第二个缓冲区的地址

ST官方以太网库stm32f2x7中使用链接结构的DMA描述符，那么在以太网描述符结构体ETH_DMADESCTypeDef中Buffer1Addr就是缓冲区的地址，Buffer2NextDescAddr就是下一个描述符的地址，如下图。

N(SEF[ULV0)9}YXASIR~4(X.png

5、网络中断

NTIV~7V)9_WX%A[J9PF}I]B.png

网络中断向量：一个用于正常的网络操作，另一个当它映射到EXIT线路19的时候，用于以太网唤醒事件（带有唤醒帧或魔术数据包检测）

X(G28()T$H}$U`E%T(1~_R4.png

第一个网络中断保留为MAC和DMA产生的中断，正如在MAC中断和DMA中断部分。

第二个中断保留为唤醒事件时PMT产生的中断。唤醒事件对EXIT线路19的映射是造成STM32F20X和STM32F21X退出低功耗模式，并且产生中断。

$Z_XDF2A_5$[){%L08KO[P2E.png$

当映射到EXIT线路19的以太网唤醒事件发生和，MACPMT中断使能并且有一个上升沿的EXIT线路19中断也被使能，他们都能唤醒中断

1X4A5RWN14W)8VZ6_YO78`L.png

可使用看门狗定时器（请参见 ETH_DMARSWTR 寄存器）灵活控制 RS 位（ETH_DMASR 寄存器）。当此看门狗定时器使用非零值编程时，看门狗定时器激活，只要RXDMA完成发送一个接收的数据帧到系统存储，在没有触发接收状态，因为它不是使能的在相应的接收描述符（RDES1[31]）（也就是：未在相应接收描述符 (RDES1[31]) 使能接收状态）。当定时器按照编程值运行时，RS位被置1并且中断发生，如果ETH_DMAIER寄存器中相应位使能。看门狗定时失效在运行前，当数据帧被发送到内存，并且RS置1，因为定时器被使能为描述符。

]KKZEIQBF35~]K61J`[RVBQ.png

注意：

读取 PMT 控制和状态寄存器会自动将接收的唤醒帧和接收的魔术数据包 PMT 中断标志清零。但是，由于用于这些标志的寄存器位于 CLK_RX 域，因此在固件能发现此更新前可能有显著的延迟。当 RX 时钟很慢（在 10 Mbit 模式）和当 AHB 总线为高频时，该延迟会特别长。
由于从 PMT 到 CPU 的中断请求基于 CLK_RX 域中的相同寄存器，所以即使在读取 PMT_CSR 之后，CPU 也可能错误地第二次调用中断例程。因此，可能需要固件轮询接收的唤醒帧和接收的魔术数据包位，并仅在发现它们都为‘0’时退出中断服务程序。