01. SPI简介
1 c. x: X. W5 m' I2 zSPI 接口提供两个主要功能，支持 SPI 协议或 I 2 S 音频协议。默认情况下，选择的是 SPI 功能。可通过软件将接口从 SPI 切换到 I2S。

串行外设接口 (SPI) 可与外部器件进行半双工/全双工的同步串行通信。该接口可配置为主模式，在这种情况下，它可为外部从器件提供通信时钟 (SCK)。该接口还能够在多主模式配置下工作。
, t3 K" w! D7 B* B0 I
它可用于多种用途，包括基于双线的单工同步传输，其中一条可作为双向数据线，或使用CRC 校验实现可靠通信。
3 }4 Y3 K1 [- ^2 B, F) _" p
I2S 也是同步串行通信接口。它可满足四种不同音频标准的要求，包括 I 2 S Philips 标准、MSB 和 LSB 对齐标准，以及 PCM 标准。它可在全双工模式（使用 4 引脚）或半双工模式（使用 3 个引脚）下作为从器件或主器件工作。当 I 2 S 配置为通信主模式时，该接口可以向
% E' q0 k8 A0 m# C$ P# h/ C4 `& _外部从器件提供主时钟。

02. SPI特性
! g. A0 l2 w/ D● 基于三条线的全双工同步传输
● 基于双线的单工同步传输，其中一条可作为双向数据线
4 t6 m9 V3 H$ n' _4 N/ V● 8 位或 16 位传输帧格式选择
4 z( S; P7 ^; J( l● 主模式或从模式操作
● 多主模式功能
● 8 个主模式波特率预分频器（最大值为 f PCLK /2）
● 从模式频率（最大值为 f PCLK /2）
● 对于主模式和从模式都可实现更快的通信
% |- |4 \7 [( p; j1 t● 对于主模式和从模式都可通过硬件或软件进行 NSS 管理：动态切换主/从操作
) _( j0 ?6 U* M# h$ t: h( Y& r● 可编程的时钟极性和相位
4 q3 A+ r" X  L: [# g: k● 可编程的数据顺序，最先移位 MSB 或 LSB
8 {+ k0 G5 J  K* z" S) j! H! h● 可触发中断的专用发送和接收标志
● SPI 总线忙状态标志
● SPI TI 模式
& x" L4 B, A3 `3 q) S● 用于确保可靠通信的硬件 CRC 功能：
; q( x* W/ I' [8 \2 J. x— 在发送模式下可将 CRC 值作为最后一个字节发送
— 根据收到的最后一个字节自动进行 CRC 错误校验
● 可触发中断的主模式故障、上溢和 CRC 错误标志
5 |. B$ X* r7 f% d9 w5 n$ |8 d5 ]● 具有 DMA 功能的 1 字节发送和接收缓冲器：发送和接收请求

" Q. g$ \; F1 N7 O( `03. SPI功能说明
6 P/ g1 r# N) b$ q  m* C


通常，SPI 通过 4 个引脚与外部器件连接：
● MISO：主输入/从输出数据。此引脚可用于在从模式下发送数据和在主模式下接收数据。
● MOSI：主输出/从输入数据。此引脚可用于在主模式下发送数据和在从模式下接收数据。
+ x- {$ s8 F! ^# U3 K● SCK：用于 SPI 主器件的串行时钟输出以及 SPI 从器件的串行时钟输入。
2 E0 Z5 q1 g2 _0 \● NSS：从器件选择。这是用于选择从器件的可选引脚。此引脚用作“片选”，可让 SPI主器件与从器件进行单独通信，从而并避免数据线上的竞争。从器件的 NSS 输入可由主器件上的标准 IO 端口驱动。NSS 引脚在使能（SSOE 位）时还可用作输出，并可在SPI 处于主模式配置时驱动为低电平。通过这种方式，只要器件配置成 NSS 硬件管理模式，所有连接到该主器件 NSS 引脚的其它器件 NSS 引脚都将呈现低电平，并因此而作为从器件。当配置为主模式，且 NSS 配置为输入（MSTR=1 且 SSOE=0）时，如果NSS 拉至低电平，SPI 将进入主模式故障状态：MSTR 位自动清零，并且器件配置为从模式。

04. SPI中断
2 g4 d4 o) o; u7 m
/ k7 u5 \  Q# ?2 Y9 l3 J
' X2 {/ N' N  y" b- B
% O3 L' r% h* R, n9 F  B8 U05. 相关寄存器
5.1 SPI 控制寄存器 1 (SPI_CR1) （不用于 I 2 S 模式）
6 Q; {% g& }1 _+ n) lSPI control register 1
4 Z( ]; Q, d# ?1 W; h( H偏移地址：0x00
复位值：0x0000
% [/ X) m* f3 e7 n: G- B# J
7 \; Y; ^; g  ]0 A! G

5.2 SPI 控制寄存器 2 (SPI_CR2)
2 H" P$ _" X( R) HSPI control register 2
; w- P6 `3 P  [* G5 O9 w: V偏移地址：0x04
. a  u) a' Y- ?0 X- p+ H1 c复位值：0x0000

) v- Z0 j/ j3 R+ m6 s# \7 n, P& ^- z

5.3 SPI 状态寄存器 (SPI_SR)
SPI status register
1 X* c. |/ H' C  s% S偏移地址：0x08
复位值：0x0002



( _6 U& G1 y& w* {# ]' W5.4 SPI 数据寄存器 (SPI_DR)
. E5 F7 H9 @8 j. k$ x6 e$ CSPI data register
偏移地址：0x0C
0 r* D: Y1 p* D7 M复位值：0x0000


% b+ r6 }2 f1 V3 F; y
5.5 SPI_I 2 S 配置寄存器 (SPI_I2SCFGR)
SPI_I 2 S configuration register
. z& D  H1 L, \8 Z6 T0 ]& Y* ?偏移地址：0x1C
复位值：0x0000
8 I0 }& [( u1 |. H) r; l0 K1 e
& m3 S' v: o. a9 }0 w4 G
; l" Q. x9 Y; s. k
5.6 SPI_I 2 S 预分频器寄存器 (SPI_I2SPR)
1 f' f+ {' \" S" uSPI_I 2 S prescaler register
8 a6 ]& x+ Y# D, D# W偏移地址：0x20
. _! H' g% [' h复位值：0000 0010 (0x0002)

+ S8 S1 _. f' z) n

; ^% `. N- h9 ^8 i


0 ^" Y9 l1 C$ \$ n% Y