【经验分享】STM32系统架构

STMCU小助手 · 2022-06-26T03:46:23+00:00

在小容量、中容量和大容量产品中，主系统由以下部分构成：& l& h6 j5 R+ H; X ● 四个驱动单元：) [/ y# T! A: ^. S ─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus) 1 H& [7 f, Y% X% ?─ 通用DMA1和通用DMA2 , L: v3 P6 A& ?) \: Z0 J● 四个被动单元 & R, O6 Z3 ?7 B─ 内部SRAM " y+ f( p6 m( n5 d- V─ 内部闪存存储器 G. k4 L2 a/ J3 W' N% F" r─ FSMC; m9 P1 i$ V E& } ─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备; U6 d" A+ W" _) X 这些都是通过一个多级的AHB总线构架相互连接的，如下图所示：5 y3 I) ?6 @+ U- P- I: | : q+ `0 r! x/ H, B# p4 J% T 在互联型产品中，主系统由以下部分构成：. k3 w4 q1 z: h: y v7 m1 ~, g ● 五个驱动单元：" U3 a/ z" o' N* B ─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus) 7 I: D! E( S6 J; O─ 通用DMA1和通用DMA2 & b3 A' v$ m# u+ S/ s─ 以太网DMA& Q" |9 h5 F7 |- P1 z& y) \ ● 三个被动单元! R7 S; I9 a) k8 x) l ─ 内部SRAM 8 I) ^/ u6 _$ H! @. e: d8 s─ 内部闪存存储器% n0 \% @1 ^1 r7 X4 V. e ─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备 + R* e* \% J* c9 ^/ ` 这些都是通过一个多级的AHB总线构架相互连接的，如下图所示： 1 ^: F( ^" M+ r5 q; z0 g; f. T+ T; B( }) G- Y% H % I; D5 x5 _' W: jICode总线 3 S2 W8 W1 {: I% l* f! Z% k 该总线将Cortex™-M3内核的指令总线与闪存指令接口相连接。指令预取在此总线上完成。 : Z a' Q% X% [( o6 k1 \+ a) LDCode总线 , M- m% q3 p- y) ]1 P% C. c, i6 ~ 该总线将Cortex™-M3内核的DCode总线与闪存存储器的数据接口相连接，常量加载和调试访问。% I% a; Y- Z2 k+ @ 系统总线* O- s8 {4 G! m/ E3 { 此总线连接Cortex™-M3内核的系统总线(外设总线)到总线矩阵，总线矩阵协调着内核和DMA间的访问。 7 A$ g# x- g0 T# k6 e2 p6 `DMA总线 4 i c& q+ Y9 b$ D+ t 此总线将DMA的AHB主控接口与总线矩阵相联，总线矩阵协调着CPU的DCode和DMA到SRAM、闪存和外设的访问。7 @( k o! \% Y/ W7 y 总线矩阵' X4 ^ s% P" q5 { 总线矩阵协调内核系统总线和DMA主控总线之间的访问仲裁，仲裁利用轮换算法。在互联型产品中，总线矩阵包含5个驱动部件(CPU的DCode、系统总线、以太网DMA、 DMA1总线和DMA2总线)和3个从部件(闪存存储器接口(FLITF)、 SRAM和AHB2APB桥)。在其它产品中总线矩阵包含4个驱动部件(CPU的DCode、系统总线、 DMA1总线和DMA2总线)和4个被动部件(闪存存储器接口FLITF、 SRAM、 FSMC和AHB2APB桥)。 E0 ?" F7 g5 t8 F. u AHB外设通过总线矩阵与系统总线相连，允许DMA访问。+ _: r a4 p$ G8 l( p1 ~3 H AHB/APB桥(APB) ) R/ w" m- l. z6 ?# j 两个AHB/APB桥在AHB和2个APB总线间提供同步连接。APB1操作速度限于36MHz， APB2操作于全速，最高72MHz。在每一次复位以后，所有除SRAM和FLITF以外的外设都被关闭，在使用一个外设之前，必须设置寄存器RCC_AHBENR来打开该外设的时钟。当对APB寄存器进行8位或者16位访问时，该访问会被自动转换成32位的访问：桥会自动将8位或者32位的数据扩展以配合32位的向量。! Y! O g" _; {" f2 m% w

[复制链接]

STMCU小助手发布时间：2022-6-26 11:46

技术帖
文章封面:
文章简介:	STM32系统架构

在小容量、中容量和大容量产品中，主系统由以下部分构成：
● 四个驱动单元：
─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus)
─ 通用DMA1和通用DMA2
● 四个被动单元
─ 内部SRAM
─ 内部闪存存储器
─ FSMC
─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备
这些都是通过一个多级的AHB总线构架相互连接的，如下图所示：

在互联型产品中，主系统由以下部分构成：
● 五个驱动单元：
─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus)
─ 通用DMA1和通用DMA2
─ 以太网DMA
● 三个被动单元
─ 内部SRAM
─ 内部闪存存储器
─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备
这些都是通过一个多级的AHB总线构架相互连接的，如下图所示：

ICode总线
该总线将Cortex™-M3内核的指令总线与闪存指令接口相连接。指令预取在此总线上完成。
DCode总线
该总线将Cortex™-M3内核的DCode总线与闪存存储器的数据接口相连接，常量加载和调试访问。
系统总线
此总线连接Cortex™-M3内核的系统总线(外设总线)到总线矩阵，总线矩阵协调着内核和DMA间的访问。
DMA总线
此总线将DMA的AHB主控接口与总线矩阵相联，总线矩阵协调着CPU的DCode和DMA到SRAM、闪存和外设的访问。
总线矩阵
总线矩阵协调内核系统总线和DMA主控总线之间的访问仲裁，仲裁利用轮换算法。在互联型产品中，总线矩阵包含5个驱动部件(CPU的DCode、系统总线、以太网DMA、 DMA1总线和DMA2总线)和3个从部件(闪存存储器接口(FLITF)、 SRAM和AHB2APB桥)。

在其它产品中总线矩阵包含4个驱动部件(CPU的DCode、系统总线、 DMA1总线和DMA2总线)和4个被动部件(闪存存储器接口FLITF、 SRAM、 FSMC和AHB2APB桥)。
AHB外设通过总线矩阵与系统总线相连，允许DMA访问。
AHB/APB桥(APB)
两个AHB/APB桥在AHB和2个APB总线间提供同步连接。APB1操作速度限于36MHz， APB2操作于全速，最高72MHz。在每一次复位以后，所有除SRAM和FLITF以外的外设都被关闭，在使用一个外设之前，必须设置寄存器RCC_AHBENR来打开该外设的时钟。当对APB寄存器进行8位或者16位访问时，该访问会被自动转换成32位的访问：桥会自动将8位或者32位的数据扩展以配合32位的向量。