前言
6 f( r& R3 G) E4 T# Q2 J大多数设计者都熟悉基于Pierce(皮尔斯)栅拓扑结构的振荡器，但很少有人真正了解它是如何工作的，更遑论如何正确的设计。我们经常看到，在振荡器工作不正常之前，多数人是不愿付出太多精力来关注振荡器的设计的，而此时产品通常已经量产；许多系统或项目因为它们的晶振无法正常工作而被推迟部署或运行。情况不应该是如此。在设计阶段，以及产品量产前的阶段，振荡器应该得到适当的关注。设计者应当避免一场恶梦般的情景：发往外地的产品被大批地送回来。
本应用指南介绍了Pierce振荡器的基本知识，并提供一些指导作法来帮助用户如何规划一个好的振荡器设计，如何确定不同的外部器件的具体参数以及如何为振荡器设计一个良好的印刷电路板。
( q( \4 `# A* I$ A  H3 D/ D在本应用指南的结尾处，有一个简易的晶振及外围器件选型指南，其中为STM32推荐了一些晶振型号(针对HSE及LSE)，可以帮助用户快速上手。
$ H0 h/ I/ v: n. D4 Y* P/ Y1 ?
" Z0 c4 K) w- c/ G. t4 E
1 `( [$ E' ^" m; N- \" w4 d1石英晶振的特性及模型
4 L8 Y, k$ h4 Y" A石英晶体是一种可将电能和机械能相互转化的压电器件，能量转变发生在共振频率点上。它可用如下模型表示：

( O8 I) Z. Z" n, ?  D% X  C
6 r3 f% X1 Q$ S1 M
/ }/ I% l) ~. w5 p6 \( t; z4 Z. K6 d

C0：等效电路中与串联臂并接的电容(译注：也叫并电容，静电电容，其值一般仅与晶振的尺寸有关)。
Lm：(动态等效电感)代表晶振机械振动的惯性。
Cm：(动态等效电容)代表晶振的弹性。
1 r+ Q! d1 O1 w+ N6 r; hRm：(动态等效电阻)代表电路的损耗。
9 k* d9 {; g% T* d+ Q& R晶振的阻抗可表示为以下方程(假设Rm可以忽略不计)：
5 ?; C( ?$ m2 Z' Y- _2 w

* }# V' E; d$ W$ b



其中Fs的是当电抗Z=0时的串联谐频率(译注：它是Lm、Cm和Rm支路的谐振频率)，其表达式如下：
/ ?0 V& B+ C  ^. T* r

8 G6 F0 p7 B9 R( E: Y

3 ~$ n7 s7 a" t/ F9 s8 m
5 f2 E3 ]$ W: M+ }9 G& H8 m6 jFa是当电抗Z趋于无穷大时的并联谐振频率(译注：它是整个等效电路的谐振频率)，使用等式
(1)，其表达式如下：

4 x9 G! ^# i2 |6 j# x8 j* a9 B
3 m6 n6 a: m' U  ^9 c

在Fs到Fa的区域即通常所谓的：“并联谐振区”(图2中的阴影部分)，在这一区域晶振工作在并联谐振状态(译注：该区域就是晶振的正常工作区域，Fa－Fs就是晶振的带宽。带宽越窄，晶振品质因素越高，振荡频率越稳定)。在此区域晶振呈电感特性，从而带来了相当于180 °的相移。
/ x( c  v$ A7 [# G  X. i其频率FP(或者叫FL:负载频率)表达式如下：
. e! k8 |  b0 P( F% s1 s3 y* H/ g



6 S- F5 J" r- l5 s$ \
从表达式(4)，我们知道可以通过调节负载电容CL来微调振荡器的频率，这就是为什么晶振制造商在其产品说明书中会指定外部负载电容CL值的原因。通过指定外部负载电容CL值，可以使晶振晶体振荡时达到其标称频率。
下表给出了一个例子来说明如何调整外部参数来达到晶振电路的8MHz标称频率：

) h1 i' v, {( c6 E
5 V  _4 M& K5 L% m0 a
1 b% u( M" D+ X+ V/ x
# K6 f* U6 |) w( y5 w& d使用表达式(2)、(3)和(4)，我们可以计算出该晶振的Fs、Fa 及FP：
! I  R, p1 J' |0 B, \4 i( G1 a4 fFs = 7988768Hz，Fa = 8008102Hz
2 t) p$ r- ^( f如果该晶振的CL为10pF，则其振荡频率为：FP = 7995695Hz。
要使其达到准确的标称振荡频率8MHz，CL应该为4.02pF。



5 I1 J3 t( i9 Z0 t5 p, g8 h
完整版请查看：附件
1 E/ H& k/ t" s+ c2 g
% k9 o: @! W/ b
6 o/ J: T( o1 t; I/ B( z& i9 c  ^