5个时钟源
: e4 L$ P) f* u. S9 ]) N3 wHSI，HSE，LSI，LSE，PLL
3 B7 d# _+ p/ [
HSE为高速外部时钟，频率范围4~16 MHz

PLL的时钟源可以为：
8 j) k! U6 Y$ i; p6 }0 y6 w4 cHSE/2
) j6 J3 w% O9 C( {+ }% nHSE
HSI/2
倍频系数为2~16倍

5 Y$ Z( J" Z" I& R' ^. H: JSTM32可以选择一个时钟信号输出到MCO脚，即PA8上，可以选择位PLL输出的二分频，HSI，HSE或系统时钟

8 a& c3 S! Y3 D% {注意：任何一个外设之前，都必须使能其对应的时钟
- T! P  H. b0 h. K& t- ^
- v) ?" q: P2 n

1. /**
   
2.   * @brief Reset and Clock Control
   
3.   */
   + c" V3 _3 e  j. s. v
4. 
   
5. typedef struct
   . H( z3 [6 t1 _" L) D
6. {
   
7.   __IO uint32_t CR;
     `4 p% u) h% J
8.   __IO uint32_t CFGR;
   ' _$ C* q4 X+ P2 O8 U1 m6 O$ t+ @5 Z6 T
9.   __IO uint32_t CIR;
   ; J; ?: J. D3 l5 P- c! C9 S
10.   __IO uint32_t APB2RSTR;
    
11.   __IO uint32_t APB1RSTR;
    " a: q& @" j8 ^* S; S$ I6 F
12.   __IO uint32_t AHBENR;
    5 j* Y- n" v4 q# y0 s0 r
13.   __IO uint32_t APB2ENR;
    
14.   __IO uint32_t APB1ENR;
    3 t- B. w! K0 j, z5 ?
15.   __IO uint32_t BDCR;
    7 [9 Y+ y; F8 v9 l" g8 m+ M
16.   __IO uint32_t CSR;
    ' O6 b8 w; S7 i; Q0 s
17. 
    " Q3 W" t) z  }2 @( J5 ?
18. #ifdef STM32F10X_CL  
    
19.   __IO uint32_t AHBRSTR;
    
20.   __IO uint32_t CFGR2;
    
21. #endif /* STM32F10X_CL */
    
22. 
    
23. #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)   
    
24.   uint32_t RESERVED0;
    ' q& I  H6 @0 Y" a' I- @$ I* Q
25.   __IO uint32_t CFGR2;
    
26. #endif /* STM32F10X_LD_VL || STM32F10X_MD_VL || STM32F10X_HD_VL */
    
27. } RCC_TypeDef;

复制代码

, F' P' x2 C+ D, d" R0 c" N
7 M/ L4 ~9 x" h0 k
' p# q( Z" `8 i8 |& c
如何查看SystemInit函数
, m/ r$ `2 j* q. n; y


可以看到这里有SystemInit函数的声明

9 o" r+ p1 y( ]: v9 f8 E# l

打开这个文件，可以看到SystemInit函数的定义

1. 
   
2. /**
   
3.   * @brief  Setup the microcontroller system
   ! E* L2 w1 N9 F' {+ p
4.   *         Initialize the Embedded Flash Interface, the PLL and update the
   ( U' _/ P' L7 ?% |" c5 O
5.   *         SystemCoreClock variable.
   
6.   * @note   This function should be used only after reset.
   
7.   * @param  None
   3 m. w7 G* K# {8 S) |
8.   * @retval None
   
9.   */
   . ^) M. n8 h9 d% R& p
10. void SystemInit (void)
    ' c/ {, C3 {" b8 |- U$ s7 w' K+ D
11. {
    ' T% c6 ]( b  W& d% J* e0 _( w
12.   /* Reset the RCC clock configuration to the default reset state(for debug purpose) */
    8 M5 I% y# [/ B
13.   /* Set HSION bit */
    
14.   RCC->CR |= (uint32_t)0x00000001;
    
15. 
      z) }- y/ U1 R) k6 N5 c
16.   /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
    
17. #ifndef STM32F10X_CL
    
18.   RCC->CFGR &= (uint32_t)0xF8FF0000;
    
19. #else
    
20.   RCC->CFGR &= (uint32_t)0xF0FF0000;
    
21. #endif /* STM32F10X_CL */   
    
22.   
    8 ^! S* ]( N% N, H) B
23.   /* Reset HSEON, CSSON and PLLON bits */
    
24.   RCC->CR &= (uint32_t)0xFEF6FFFF;
    
25. 
    5 G* b( j9 ?' S7 T% Q( P
26.   /* Reset HSEBYP bit */
    0 f& ]. r( k1 S' I& p4 {$ d
27.   RCC->CR &= (uint32_t)0xFFFBFFFF;
    - t: o( D" j) n  R' t
28. 
    " X. ]) U1 A5 M, c2 m" J  `) a
29.   /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
    
30.   RCC->CFGR &= (uint32_t)0xFF80FFFF;
    + _& v, s% F/ l. O" c+ U; d
31. 
    
32. #ifdef STM32F10X_CL
    + |$ B& M. I. A" `
33.   /* Reset PLL2ON and PLL3ON bits */
    
34.   RCC->CR &= (uint32_t)0xEBFFFFFF;
      D# C# V" X" Q+ L
35. 
    
36.   /* Disable all interrupts and clear pending bits  */
    + [5 U0 [4 r3 |. |, b
37.   RCC->CIR = 0x00FF0000;
    + M% E, F: W: c
38. 
    
39.   /* Reset CFGR2 register */
    
40.   RCC->CFGR2 = 0x00000000;
    
41. #elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
    1 k# S. q0 ^. u% C% [! q
42.   /* Disable all interrupts and clear pending bits  */
    
43.   RCC->CIR = 0x009F0000;
    
44. 
    ; m" |9 Q* q2 Q: y* ^
45.   /* Reset CFGR2 register */
    
46.   RCC->CFGR2 = 0x00000000;      
    
47. #else
    " x* E7 P2 T3 u, p& _& A7 E/ `
48.   /* Disable all interrupts and clear pending bits  */
    
49.   RCC->CIR = 0x009F0000;
    & [) q6 K( K" @! {' {* i
50. #endif /* STM32F10X_CL */
    & A+ j$ G- m6 ?
51.    
    2 b& h& B2 C& s
52. #if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)
    * f- W1 m% t, P) ^) C( k
53.   #ifdef DATA_IN_ExtSRAM
    7 a8 v  z! [% N
54.     SystemInit_ExtMemCtl();
    
55.   #endif /* DATA_IN_ExtSRAM */
    
56. #endif
    
57. 
    6 l1 T# L5 m5 f# x4 Q) o  q
58.   /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
    4 C! U+ ^$ E. l0 p; N/ }
59.   /* Configure the Flash Latency cycles and enable prefetch buffer */
    2 f/ r- R0 ^& y' {+ g2 ^
60.   SetSysClock();
    2 |8 t' z1 _' J2 j6 y, D: b
61. 
    
62. #ifdef VECT_TAB_SRAM
    
63.   SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */
    
64. #else
    1 M; {) g. k- S; g& [: A; V% K* D# @
65.   SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */
    4 R2 a9 Z6 }: J9 a$ E' d! e
66. #endif
    
67. }

复制代码

如下图所示
! [. O2 ]6 A8 w* F8 Z% ^
7 C) R* k6 h! [
: v! m7 O; c2 \5 H8 Z
7 ?) t/ T7 y) O+ k1 a* K函数解析

1. /* Reset the RCC clock configuration to the default reset state(for debug purpose) */
   
2.   /* Set HSION bit */
   
3.   RCC->CR |= (uint32_t)0x00000001;

复制代码

首先把CR寄存器的最低位置1

Set HSION Bit 相对于打开HSION，相对于把内部的8 MHz晶振打开
6 }: q8 J9 @0 z  i
! D1 a8 `$ F! u; T- U2 P8 J
. F, C# l% T8 H8 j( X
$ z) H% q! t$ E+ \! r: p也就是这个

" ]1 U( H5 A& [0 o
. K' t7 M# h4 r! `+ y1 k
5 Y' V3 a/ d: I$ x9 ]5 T

1. /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
   * X2 m9 w8 E2 s: B$ y: j
2. #ifndef STM32F10X_CL
     P" [& ^1 b% [' o9 j
3.   RCC->CFGR &= (uint32_t)0xF8FF0000;
   9 X1 m. i$ J& {# w- z
4. #else
   ) h2 ]* I, ]& U# ?
5.   RCC->CFGR &= (uint32_t)0xF0FF0000;
   ' [* d" a7 t# A% `* l5 r
6. #endif /* STM32F10X_CL */   

复制代码

, ]1 }! ^( z0 x
; e; z8 o/ ?5 E5 w+ c' t0 [5 r
以上代码主要是看你所用的芯片是大容量还是小容量，可以在魔术棒-C/C++里的宏处查看，例如，大容量为：

STM32F10X_HD
$ [' _* g$ s* P8 L7 p* j
因此，这里相对于是根据所用的芯片容量选择RCC->CFGR寄存器的初始状态

1.   /* Reset HSEON, CSSON and PLLON bits */
   
2.   RCC->CR &= (uint32_t)0xFEF6FFFF;

复制代码

, |1 y# C0 s3 e
把HSEON，CSSON和PLLON对应的位清0

1.   /* Reset HSEBYP bit */
   
2.   RCC->CR &= (uint32_t)0xFFFBFFFF;

复制代码

$ n* s2 @% d( R6 b

把HSEBYP对应的位清0
8 W# h. W- a8 d3 @, S% w

1.   /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
   . c7 b: L' |( ]  |8 w5 Q
2.   RCC->CFGR &= (uint32_t)0xFF80FFFF;

复制代码

类似

- E% J0 r9 p' e  C$ [0 b3 ^: P接下来是一个条件编译

1. 
   
2. #ifdef STM32F10X_CL
   5 X  o* Q, u6 U! K" v% n9 ~1 ?9 Z# X8 f9 I
3.   /* Reset PLL2ON and PLL3ON bits */
   
4.   RCC->CR &= (uint32_t)0xEBFFFFFF;
   8 v$ {  Y3 ?' D; X$ I: E$ E8 E# e
5. 
   9 d# `- ]0 c* [/ m7 [8 z
6.   /* Disable all interrupts and clear pending bits  */
   
7.   RCC->CIR = 0x00FF0000;
   - e2 K! h. g! w: _. Q
8. 
   
9.   /* Reset CFGR2 register */
   2 P  C& v0 {: T1 Y
10.   RCC->CFGR2 = 0x00000000;
    
11. #elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
    
12.   /* Disable all interrupts and clear pending bits  */
    - X. k/ ^* \9 D) n. p/ z9 L  K2 z
13.   RCC->CIR = 0x009F0000;
    
14. 
    : Y1 x$ w7 j8 T% \" `
15.   /* Reset CFGR2 register */
    0 C* F' [5 l6 s- j8 D, S4 C5 E  f1 C
16.   RCC->CFGR2 = 0x00000000;      
    ( g: k. w  p0 v8 ^
17. #else
    0 d# U7 C# I$ {  P% j6 y
18.   /* Disable all interrupts and clear pending bits  */
    
19.   RCC->CIR = 0x009F0000;
    # f5 M& J7 m$ Y1 l0 v
20. #endif /* STM32F10X_CL */

复制代码

" t' \! O, @/ p# }: F6 g

1 l( s$ C8 x3 M
执行的是这一段：

+ q0 z+ U5 H0 ^5 v/ I
/ Q$ Q/ k/ ]+ P# Z* a
也就是关闭所有的中断，并清除所有的标志位
' Y" K0 m3 ~& K: F  d: @
接下来调用了一个非常重要的函数

1.   /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
   
2.   /* Configure the Flash Latency cycles and enable prefetch buffer */
   ! x1 @5 L9 h$ u1 Y
3.   SetSysClock();

复制代码

看一下这个函数的实现：

1. /**
   
2.   * @brief  Configures the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers.
   
3.   * @param  None
   
4.   * @retval None
   8 W* {# C- c  r! n" C) h, Q
5.   */
   , |8 @4 x2 ^" ], N: J3 v
6. static void SetSysClock(void)
   
7. {
   
8. #ifdef SYSCLK_FREQ_HSE
   
9.   SetSysClockToHSE();
     D, A+ y1 U& A. b4 @/ ~
10. #elif defined SYSCLK_FREQ_24MHz
    
11.   SetSysClockTo24();
    
12. #elif defined SYSCLK_FREQ_36MHz
      z8 Q! Q) e/ s' M
13.   SetSysClockTo36();
    
14. #elif defined SYSCLK_FREQ_48MHz
    8 r: v3 n! V' A- o' q) S
15.   SetSysClockTo48();
    
16. #elif defined SYSCLK_FREQ_56MHz
    
17.   SetSysClockTo56();  
    - `" ?/ I% O+ @6 |6 X; W) s
18. #elif defined SYSCLK_FREQ_72MHz
    * @; O" j% `/ m& j! a. }% ~
19.   SetSysClockTo72();
    , h$ c- M4 b) M# ?
20. #endif

复制代码

, w/ M5 n2 h: { 这个函数主要是看看这些标志符有没有被定义，这个定义我们是设置在下面这个文件中，我们进去看一下：
! P0 r1 C0 s( j7 n- `* U
system_stm32f10x.c

1. #if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
   ! e* r. `- c4 X$ x3 t9 c
2. /* #define SYSCLK_FREQ_HSE    HSE_VALUE */
   % D2 H2 G0 s2 D
3. #define SYSCLK_FREQ_24MHz  24000000
   
4. #else
   
5. /* #define SYSCLK_FREQ_HSE    HSE_VALUE */
   1 `% @: A* M8 p$ ^( v* a
6. /* #define SYSCLK_FREQ_24MHz  24000000 */
   . d& f. `- ?. @1 L9 C4 f4 h
7. /* #define SYSCLK_FREQ_36MHz  36000000 */
   $ ]4 n; n$ o7 z+ O- D
8. /* #define SYSCLK_FREQ_48MHz  48000000 */
   
9. /* #define SYSCLK_FREQ_56MHz  56000000 */
   . J. A( F* `' n% \
10. #define SYSCLK_FREQ_72MHz  72000000
      Z: Q  o- ~& t  @1 S# n
11. #endif

复制代码

# c4 F! W9 W* K; T SetSysClock函数通过判断宏定义标志符来判断要调用哪个函数

例如，我们在宏定义中定义了SYSCLK_FREQ_72MHz，那么SetSysClock函数就会调用SetSysClockTo72函数
7 b) p( c1 \* L! D( o1 j- _' ^

5 J& d# X& ?8 \$ S3 }SetSysClockTo72函数的实现

1. /**
   ) I) h- ]$ F$ J! m! B7 o7 u' L! m
2.   * @brief  Sets System clock frequency to 72MHz and configure HCLK, PCLK2
   
3.   *          and PCLK1 prescalers.
   
4.   * @note   This function should be used only after reset.
   - w& D: n3 T6 G" w, C# G, C% j) T4 c
5.   * @param  None
   ! |. ]0 ^" q1 F7 m& V% C  I
6.   * @retval None
   
7.   */
   ) U) d! S% D. j+ `1 q& ]) X& z7 ]
8. static void SetSysClockTo72(void)
   8 f& |* |+ I% c7 y' G4 A
9. {
   . J- ]+ h3 f# P- s9 f( Z9 _
10.   __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
    & G6 D' P7 D  _# o& J
11.   
    9 L# ?7 u% W; d5 w5 T0 ~! Q
12.   /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/   
    
13.   /* Enable HSE */   
    
14.   RCC->CR |= ((uint32_t)RCC_CR_HSEON);
    
15. 
    
16.   /* Wait till HSE is ready and if Time out is reached exit */
    
17.   do
    " Q$ X- c! j$ g$ I2 B1 f/ q
18.   {
    3 w6 F6 X3 S0 e$ s( j+ ]
19.     HSEStatus = RCC->CR & RCC_CR_HSERDY;
    * e+ x1 m# R/ Q1 z+ I/ T
20.     StartUpCounter++;  
    ' }# z5 q& T1 \: @7 L) ?* e
21.   } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
    5 y5 [7 \) n( l
22. 
    
23.   if ((RCC->CR & RCC_CR_HSERDY) != RESET)
    5 A4 c7 h: x" J4 N5 ?, _) e; J( o# r
24.   {
    1 w2 E( ]8 c' T7 t- h: e
25.     HSEStatus = (uint32_t)0x01;
    + I% N# t# l% u- b
26.   }
    + b9 j, p. \. f5 n0 O0 ?
27.   else
    ( s9 l% y6 D" ]$ Z0 u. A
28.   {
    # n# F. Y2 O( C" }. ^
29.     HSEStatus = (uint32_t)0x00;
    
30.   }  
    
31. 
    0 Z  O; E0 I& n* p8 N: H& F! x
32.   if (HSEStatus == (uint32_t)0x01)
    , S$ m* P' w; o  E) a2 D( @
33.   {
      ?2 y+ I4 j" M8 c& a: T
34.     /* Enable Prefetch Buffer */
    / N* y  ~  r; S$ \7 h9 k
35.     FLASH->ACR |= FLASH_ACR_PRFTBE;
    
36. 
    
37.     /* Flash 2 wait state */
    1 J5 f" ~# ?$ t, ?6 W; S
38.     FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
    
39.     FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;   
    , O! O% ^7 ~( b4 E0 v3 q
40. 
    1 [2 m7 l9 k0 u# U" m
41. 
    ; Y9 o# I/ J: ]# B' ?9 m/ k2 g+ n
42.     /* HCLK = SYSCLK */
    7 Y( U0 V3 s; {2 @
43.     RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
    
44.       
    ; B) l4 B1 n' K  [" g
45.     /* PCLK2 = HCLK */
    
46.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    ! L! x0 r5 Q% y# T: R
47.    
    : _) X: d& ~0 x$ X( l2 K
48.     /* PCLK1 = HCLK */
    0 s- G. a9 E7 I1 Z: ^- p
49.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;
    " f8 r9 j1 H" O; k+ S! z
50. 
    1 x7 }/ X4 F  e. E
51. #ifdef STM32F10X_CL
    
52.     /* Configure PLLs ------------------------------------------------------*/
    & G+ w" v% P; s( j
53.     /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
    ( S5 T+ @2 F$ N" t, S1 N5 k
54.     /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */
    
55.         
    7 q. v0 Z; ?* m" R$ h
56.     RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
    3 ?1 Y- B# S; Z* A  F
57.                               RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
    & f; R# l+ h+ q2 ^& u- C  B' i
58.     RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
    
59.                              RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
    
60.   
    " k6 X! l/ F# z' j  V
61.     /* Enable PLL2 */
    
62.     RCC->CR |= RCC_CR_PLL2ON;
    
63.     /* Wait till PLL2 is ready */
    + w% u# x- [$ y; N: W- O/ k, X3 \
64.     while((RCC->CR & RCC_CR_PLL2RDY) == 0)
    
65.     {
    ( F( G$ Z, E& _) x. h
66.     }
    
67.    
    
68.    
    
69.     /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
    $ @7 |' D3 K2 [) B, P9 |
70.     RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
    
71.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
    
72.                             RCC_CFGR_PLLMULL9);
    
73. #else   
    1 A- U. k6 D5 P
74.     /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    
75.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
    / t4 R: i- _4 R- Q
76.                                         RCC_CFGR_PLLMULL));
    ! }4 r2 w' M+ i# g( G! A  E
77.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
    ; `5 j6 o  h: N7 S. D2 {
78. #endif /* STM32F10X_CL */
    " M, {2 a( w5 ~5 M( a
79. 
    
80.     /* Enable PLL */
    - B! ^+ x2 |1 ~* d
81.     RCC->CR |= RCC_CR_PLLON;
    
82. 
    8 ?* }! }- |# P/ f5 Y1 Q
83.     /* Wait till PLL is ready */
    
84.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
    5 q! @) n7 l" S* B- z5 N) k
85.     {
    " r4 b( P7 h% ~  j
86.     }
    
87.    
    
88.     /* Select PLL as system clock source */
    
89.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    ! m  K, e' ], [" ?" p0 L
90.     RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;   
    
91. 
    
92.     /* Wait till PLL is used as system clock source */
    
93.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
    ! v) n) G1 F" E0 i" j! A0 t
94.     {
    
95.     }
    / W0 R3 {* Z  z! X, u
96.   }
    
97.   else
    6 @- W' ^" T' t2 M4 `: q' S+ w
98.   { /* If HSE fails to start-up, the application will have wrong clock
    7 \- K7 n9 E; c# Q' c  H
99.          configuration. User can add here some code to deal with this error */
    
100.   }
     ! ~0 b: Z! F! ^" E, c
101. }

复制代码

- c. s! A- x% B% I8 m0 P& l" X

4 |$ z; L. e' t0 P 首先，通过配置CR寄存器打开HSE，即外部高速时钟使能

7 D7 ~+ \' r. n, G5 h0 E: k





& c. b  R8 z8 H2 {$ S8 l8 a 接下来等待HSE的稳定，方法是查看CR寄存器的HSERDY位
; ?' h5 l/ W* a0 f  a. L
4 s) m6 ]! c) U# H1 g2 U; ^4 |
2 U$ q! R% _" I# G+ m: Y6 i2 L9 A


若就绪，则HSEStatus = 1
; ^9 z2 O# q' T1 G 接下来，当HSEStatus = 1时执行如下操作

1.   if (HSEStatus == (uint32_t)0x01)
   
2.   {
   
3.     /* Enable Prefetch Buffer */
   
4.     FLASH->ACR |= FLASH_ACR_PRFTBE;
   
5. 
   
6.     /* Flash 2 wait state */
   ! V2 b( }& z; L" E; H
7.     FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
   3 K( v/ y7 f! G  `4 V# c
8.     FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;   
   . Z" y2 Y6 c$ j0 g
9. 
   
10. 
    ; U6 ]) u  G( i
11.     /* HCLK = SYSCLK */
    . ]- c" x' t4 b' x& m0 v$ N
12.     RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
    
13.       
    
14.     /* PCLK2 = HCLK */
    
15.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    + B7 a5 t4 L8 P# |
16.    
    
17.     /* PCLK1 = HCLK */
    % b, g+ C# T  `2 U7 s5 o( s  T4 ~
18.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;
    . b' G- I2 k. b8 y
19. 
    
20. #ifdef STM32F10X_CL
    ) Z  v+ {7 A# G+ c& d6 K% y
21.     /* Configure PLLs ------------------------------------------------------*/
    0 j9 s& V7 S! B( c+ B& L$ G- E: [
22.     /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
    
23.     /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */
    
24.         
    
25.     RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
    1 c  Q, Q* m+ H: j" n
26.                               RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
    
27.     RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
    
28.                              RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
    
29.   
    
30.     /* Enable PLL2 */
    % |! ~( A& \! ]3 J! ]
31.     RCC->CR |= RCC_CR_PLL2ON;
    - ~6 `% ~. N3 Z# k9 n" c: h- j" y
32.     /* Wait till PLL2 is ready */
    
33.     while((RCC->CR & RCC_CR_PLL2RDY) == 0)
    
34.     {
    0 t8 b  Q5 D5 D: \
35.     }
    , ]  l. J, T% j( t& O5 W* p
36.    
    
37.    
    & Q6 r. F. q. l: }
38.     /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
    2 a# |6 p3 R: S, N7 @8 c. s
39.     RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
    
40.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
    7 {5 F+ G: n  {3 t4 S4 r
41.                             RCC_CFGR_PLLMULL9);
    
42. #else   
    
43.     /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    8 V* t* ?8 z3 T8 d' E
44.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
    ! ^. v7 i  C' L+ P, c1 U) K
45.                                         RCC_CFGR_PLLMULL));
    
46.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
    : }- O- L) a, l4 W8 x* H5 ]
47. #endif /* STM32F10X_CL */
    
48. 
    
49.     /* Enable PLL */
    
50.     RCC->CR |= RCC_CR_PLLON;
    6 a! C3 p8 R* Y7 g1 n# ]# t! i
51. 
    
52.     /* Wait till PLL is ready */
    2 C  z# V8 R$ T6 \: d0 d/ Z1 ~
53.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
    1 m; v% Z( @: @$ A5 _3 G+ B
54.     {
    ! @5 l4 \, R1 a: e
55.     }
    3 [) r- L" z( c/ \4 R5 H4 S
56.    
    & S$ P5 `: G4 W4 r
57.     /* Select PLL as system clock source */
    
58.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    ; ^- ^* i/ |# n8 j0 `6 ?4 s
59.     RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;   
    ! t- C, v4 A" L! S8 @4 }
60. 
    ' J- h" f( J+ B5 x  r) }
61.     /* Wait till PLL is used as system clock source */
    
62.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
    6 [  s' g9 O4 h% b- z
63.     {
    
64.     }
    
65.   }
    
66.   else
    
67.   { /* If HSE fails to start-up, the application will have wrong clock
    1 [' t! x' m- ?$ y0 Z& U, w% }0 i
68.          configuration. User can add here some code to deal with this error */
    
69.   }

复制代码

由CPU的速度是远远快于FLASH的速度的，因此需要对FLASH控制器进行配置


% K  n5 i' t$ G$ K% Y
! ^. X: Z0 X/ p) U' M! H! T 通过CFGR寄存器设置AHB Prescale 设为1，泽恩HCLK就等于SYSCLK
* ?8 A) r: B+ |$ [. ^
8 x% P/ Y$ E) W" V6 s$ Y: |# R1 Q2 N





! X, v7 N0 z1 |0 c* x
$ w4 \% S* m. C( j* ]7 Z8 Z


7 B" {( f0 K* h' M0 Q! X8 x

7 ?6 \# z% p! Y- y$ ?7 ]8 g1 i; O

5 Z! t4 S+ m/ J: }; }" z3 d
! O, J/ y' Q+ d0 I- @: }* ]本质上是将APB2的Prescale设置为1
2 O; }' I  P" L- R0 r0 c4 y* Z
) F3 C( Y; z/ b; R

: p$ @' U9 s4 M6 p& D
- _/ [) Q. O' K" p! b
. U7 F: \, n  y9 G* P3 ]



经过以上配置：
! |& Q: p$ b# U5 L% IHCLK = SYSCLK
PCLK2  = SYSCLK
) g, I; R) u/ Z( L6 J9 ^) l9 aPCLK1 = SYSCLK

7 M) P$ O* g  S' N7 W1 W! l$ R6 ^
( g. i; v" k$ Y- D& b) b
, u: }1 v9 x) Z, {. L+ n
' s$ q+ \5 I; T此处条件编译
, @9 K  f2 s8 a$ \) {
执行的是这段

" w( y2 i% h3 C+ K$ C" b. r

& _2 l* a2 K1 J1 m+ j

1. CC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL));
   
2.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_PREDIV1 | RCC_CFGR_PLLXTPRE_PREDIV1_Div2 | RCC_CFGR_PLLMULL6);

复制代码

将HSE作为时钟源，倍频系数为9，即将HSE直接作为时钟源，倍频9后的PLLCLK作为系统时钟,后面的预分频都是72 MHz

$ @! j8 }# y& ?! v( Q) _5 u

( y2 T3 y4 O3 T% [5 F* V4 J4 j/ }

# W+ [7 e+ q( ^



/ b+ ?8 G$ i0 O# {8 t7 E( { 等待PLL就绪
. T  I% a, c! M8 ~- @& n5 H
- x- @$ ^# s, n& e: u
! {+ K- p- b5 J: I' ^


; K+ k, z( V* G- _, }, S" gPLL作为系统时钟，并等待其稳定

) c6 M* E9 f1 E, T
) r- K7 @8 [/ Y" t, U/ G% [
" t, I4 ~5 F* q* W7 Y1 T8 K 调用SystemInit函数的地方



& g* D$ X/ Z4 M# \& sstartup_stm32f10x_hd.s
- ?4 i4 r3 l* ~4 Y0 F这里定义先执行SystemInit函数，再执行main函数
% n% I# c6 y; |0 X+ [" v

$ G- e9 [1 c' D# q$ G
————————————————
版权声明：CodeForCoffee
0 p+ d/ D2 D% o+ Q& _% \+ {

- J, t, f( N% U2 u
& ?$ ]( @; c1 C4 R. j( x
( Y9 Y8 S" O5 y/ M. C. P3 o
% |. P7 M$ h7 U' T# v) b/ L