5个时钟源
HSI，HSE，LSI，LSE，PLL

HSE为高速外部时钟，频率范围4~16 MHz
. Y% _3 }$ K, i4 O
PLL的时钟源可以为：
HSE/2
0 u5 \  j9 U, M: w% GHSE
HSI/2
7 J8 a& ]# @2 N, q6 D6 B- L& W倍频系数为2~16倍

: J. t9 ]! X2 ~/ T" R7 e+ X& wSTM32可以选择一个时钟信号输出到MCO脚，即PA8上，可以选择位PLL输出的二分频，HSI，HSE或系统时钟
1 x7 R, Z& o$ [* I
: x4 g! @( T* Q! Y6 v0 Q6 n注意：任何一个外设之前，都必须使能其对应的时钟
- K2 S) h5 Q( A. W3 q9 }

1. /**
   
2.   * @brief Reset and Clock Control
   
3.   */
   # Q/ [: q: I% l& R8 T; _0 ^
4. 
   
5. typedef struct
   & A" ~5 F7 D6 u7 O& w
6. {
   & o: i1 J' M" d! F% ~8 y
7.   __IO uint32_t CR;
   9 y% e: Y5 v) I
8.   __IO uint32_t CFGR;
   - U3 v. {$ q+ ~0 p0 c" T8 V
9.   __IO uint32_t CIR;
   
10.   __IO uint32_t APB2RSTR;
    
11.   __IO uint32_t APB1RSTR;
    % j. t: N" ^3 ]
12.   __IO uint32_t AHBENR;
    " L+ Z( @3 M' H  z; a
13.   __IO uint32_t APB2ENR;
    0 N' x4 c$ V4 l" g9 R9 X/ C, E- t
14.   __IO uint32_t APB1ENR;
    
15.   __IO uint32_t BDCR;
    
16.   __IO uint32_t CSR;
    $ a9 z' i( {+ f
17. 
    1 F3 }' A' {+ W1 o. m
18. #ifdef STM32F10X_CL  
    
19.   __IO uint32_t AHBRSTR;
    5 g9 @; v+ A: E. _# |; f1 W4 g
20.   __IO uint32_t CFGR2;
      q7 K. c* y" [1 D% R- S( ^+ [
21. #endif /* STM32F10X_CL */
    ( @+ j5 `% u( y- O
22. 
    
23. #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)   
    
24.   uint32_t RESERVED0;
    
25.   __IO uint32_t CFGR2;
    
26. #endif /* STM32F10X_LD_VL || STM32F10X_MD_VL || STM32F10X_HD_VL */
    9 F% ], x! Q. Z: O; S' \# R) D* x5 ?
27. } RCC_TypeDef;

复制代码

如何查看SystemInit函数



5 v1 G* @& w  }% O9 `2 t- p可以看到这里有SystemInit函数的声明

3 n1 m5 O7 a# V9 l
: x6 }9 p) N5 k; `8 z  j- o5 [
打开这个文件，可以看到SystemInit函数的定义
, m, {& R' r" F# \
/ p  |  Q- D0 }; R9 m

1. 
   8 Q! P+ e/ w8 r# `% F: s/ {- y) R
2. /**
   
3.   * @brief  Setup the microcontroller system
   
4.   *         Initialize the Embedded Flash Interface, the PLL and update the
   
5.   *         SystemCoreClock variable.
   5 |  g% J1 h+ d, \5 k
6.   * @note   This function should be used only after reset.
   
7.   * @param  None
   8 f6 x' @1 t7 u+ P' J; X
8.   * @retval None
   
9.   */
   ) C. |; e  s2 B; r8 h4 c* X
10. void SystemInit (void)
    
11. {
    % O! r, j$ o" H9 i- w
12.   /* Reset the RCC clock configuration to the default reset state(for debug purpose) */
    
13.   /* Set HSION bit */
    ' M: ?3 v' K, w! D" D* {5 m
14.   RCC->CR |= (uint32_t)0x00000001;
    
15. 
    * G. k" P0 n. a5 g: j+ N
16.   /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
    # `7 w; K4 e  d% F2 x: U/ w! S
17. #ifndef STM32F10X_CL
    7 j$ C5 z* \7 h  d
18.   RCC->CFGR &= (uint32_t)0xF8FF0000;
    ) @* G% p* `, U. G  `; C
19. #else
    0 w# q; p1 z% o' |& n
20.   RCC->CFGR &= (uint32_t)0xF0FF0000;
      x/ G$ V0 ~9 d5 `8 X
21. #endif /* STM32F10X_CL */   
    2 L' k0 F$ ?. n: q/ U3 R
22.   
    : O% }6 H  g0 I5 s  }
23.   /* Reset HSEON, CSSON and PLLON bits */
    
24.   RCC->CR &= (uint32_t)0xFEF6FFFF;
    4 [' U3 Y) K& O$ S
25. 
    7 `6 }; K7 H5 I4 ~% p5 `( ~
26.   /* Reset HSEBYP bit */
    
27.   RCC->CR &= (uint32_t)0xFFFBFFFF;
    ; h) d- S5 z2 V; P9 n0 i$ m* g+ p9 k2 W
28. 
    
29.   /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
    7 ]! J+ \7 H( f: X
30.   RCC->CFGR &= (uint32_t)0xFF80FFFF;
    
31. 
    
32. #ifdef STM32F10X_CL
    
33.   /* Reset PLL2ON and PLL3ON bits */
    
34.   RCC->CR &= (uint32_t)0xEBFFFFFF;
    , a- a  Y. u5 L, H0 j! y4 j, Y! e
35. 
    : }# _6 ]: ?' ?& d- s# q1 z+ ~
36.   /* Disable all interrupts and clear pending bits  */
    
37.   RCC->CIR = 0x00FF0000;
    
38. 
    8 [/ Q6 o4 @: l' U* S
39.   /* Reset CFGR2 register */
    9 ?1 e5 X# A* \8 i3 \2 A# q
40.   RCC->CFGR2 = 0x00000000;
    
41. #elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
    
42.   /* Disable all interrupts and clear pending bits  */
    
43.   RCC->CIR = 0x009F0000;
    " }3 W" N4 y. H9 y
44. 
    
45.   /* Reset CFGR2 register */
    
46.   RCC->CFGR2 = 0x00000000;      
    % t' W* Y* D& i
47. #else
    $ _! ]5 A) h1 L7 n
48.   /* Disable all interrupts and clear pending bits  */
    
49.   RCC->CIR = 0x009F0000;
    
50. #endif /* STM32F10X_CL */
    + o% j/ X3 q( r7 ?% u1 S
51.    
    
52. #if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)
    
53.   #ifdef DATA_IN_ExtSRAM
    
54.     SystemInit_ExtMemCtl();
    
55.   #endif /* DATA_IN_ExtSRAM */
    
56. #endif
    
57. 
      y/ i; }2 R+ M
58.   /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
    
59.   /* Configure the Flash Latency cycles and enable prefetch buffer */
    
60.   SetSysClock();
    
61. 
      F, \* B$ h: J/ }
62. #ifdef VECT_TAB_SRAM
    3 u, ]( R+ b3 j; Z1 o3 m% y) O" `
63.   SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */
    : b3 k2 z2 A, J% g: E/ A6 w2 ]
64. #else
    3 q) G( {; W  k4 N4 `0 E; ~7 \
65.   SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */
    5 z7 K" m4 U1 i
66. #endif
    / L: i5 w& ]7 m$ U3 @5 |9 ]
67. }

复制代码

, P# Y5 a) O7 \4 F 如下图所示


) ?$ `8 R) e$ ?
函数解析

1. /* Reset the RCC clock configuration to the default reset state(for debug purpose) */
   
2.   /* Set HSION bit */
   , e7 n3 c/ Q: z
3.   RCC->CR |= (uint32_t)0x00000001;

复制代码

4 M) c/ m. p8 M* f
首先把CR寄存器的最低位置1

# k* O5 Q' R9 F! v  PSet HSION Bit 相对于打开HSION，相对于把内部的8 MHz晶振打开

, T* e1 q8 K( ]/ j* b
) P/ y5 p2 u% u2 }( |/ E" p
也就是这个


- k, Y7 C( t  Z( G* O5 g3 K' B4 n
+ H4 X0 j( l" Q- O8 V0 ?

1. /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
   $ W6 x7 F- M  @
2. #ifndef STM32F10X_CL
   
3.   RCC->CFGR &= (uint32_t)0xF8FF0000;
   / g! G8 G. T' x2 w
4. #else
   , U) A+ y9 G9 D  j+ f) _
5.   RCC->CFGR &= (uint32_t)0xF0FF0000;
   + p8 r0 \( c( h# i6 i
6. #endif /* STM32F10X_CL */   

复制代码

8 I- y, f% U) G4 X
以上代码主要是看你所用的芯片是大容量还是小容量，可以在魔术棒-C/C++里的宏处查看，例如，大容量为：
" i8 Z% ^' d) ~7 e$ }' y, `
STM32F10X_HD
9 f6 `+ l' p& h; Q% H6 e
) a( ?2 I- B9 N) l因此，这里相对于是根据所用的芯片容量选择RCC->CFGR寄存器的初始状态
0 [: r$ q2 o! g' ?& U

1.   /* Reset HSEON, CSSON and PLLON bits */
   
2.   RCC->CR &= (uint32_t)0xFEF6FFFF;

复制代码

1 u4 d( O6 Y3 w% p' O6 O1 s8 T6 U把HSEON，CSSON和PLLON对应的位清0

1.   /* Reset HSEBYP bit */
   
2.   RCC->CR &= (uint32_t)0xFFFBFFFF;

复制代码

; k/ G. D+ n* j1 U7 c: h4 |; ~
1 _9 h' @) K8 Q% w2 F0 \
( i% R2 D; H$ w6 m$ u 把HSEBYP对应的位清0

1.   /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
   / w3 W$ g7 B& r& x$ |* z) m3 B4 `
2.   RCC->CFGR &= (uint32_t)0xFF80FFFF;

复制代码

+ i% a: r7 z+ W* ^* N
类似

接下来是一个条件编译
' V, X, \5 _) o5 x/ M) V7 R5 r

1. 
   6 ]# a# r$ W& }8 ^  p
2. #ifdef STM32F10X_CL
   
3.   /* Reset PLL2ON and PLL3ON bits */
   
4.   RCC->CR &= (uint32_t)0xEBFFFFFF;
   8 ]9 r7 d/ M+ h8 u( W
5. 
   ; ]1 v% F8 w. q# F! I
6.   /* Disable all interrupts and clear pending bits  */
   
7.   RCC->CIR = 0x00FF0000;
   5 o* H2 y: x0 N
8. 
   % _9 s- w0 \2 s- C7 ~
9.   /* Reset CFGR2 register */
   ! u% s, K2 r( C' ^. E
10.   RCC->CFGR2 = 0x00000000;
    " a1 g2 J& y8 L8 o! u9 l0 p- |
11. #elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
    
12.   /* Disable all interrupts and clear pending bits  */
    
13.   RCC->CIR = 0x009F0000;
    
14. 
    - z! c5 I3 y6 w0 ?9 q# P: O& b
15.   /* Reset CFGR2 register */
    
16.   RCC->CFGR2 = 0x00000000;      
    
17. #else
    
18.   /* Disable all interrupts and clear pending bits  */
    
19.   RCC->CIR = 0x009F0000;
    , D. k( b5 {4 n$ Q! _& n3 k
20. #endif /* STM32F10X_CL */

复制代码

, ~* t# |! e0 [* w, ^3 X. H
& b  p6 N: x+ T. v' N

执行的是这一段：

! V4 j' l  k0 K: J* y, g
0 [9 W$ L9 D5 C4 f# E! G' F  V- b  D; d
也就是关闭所有的中断，并清除所有的标志位
9 Y# d4 Z) Y* [
) O* W$ o3 O% v, G' K! i3 v' W3 U4 _( a接下来调用了一个非常重要的函数

1.   /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
   
2.   /* Configure the Flash Latency cycles and enable prefetch buffer */
   6 F( a. u9 G6 s' k& y+ v! V: c4 f
3.   SetSysClock();

复制代码

* Y7 e" N% P5 [看一下这个函数的实现：

1. /**
   + D6 A% i. M, H# _( A) ], s
2.   * @brief  Configures the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers.
   
3.   * @param  None
   
4.   * @retval None
     {8 V( h5 a% t# A
5.   */
   
6. static void SetSysClock(void)
   0 T! w( d0 h! L0 W$ o
7. {
   
8. #ifdef SYSCLK_FREQ_HSE
   + a0 q2 C0 M; r& n- r+ U  M
9.   SetSysClockToHSE();
   
10. #elif defined SYSCLK_FREQ_24MHz
    
11.   SetSysClockTo24();
    $ Z2 b) d+ {' S- \' l8 y0 f
12. #elif defined SYSCLK_FREQ_36MHz
    
13.   SetSysClockTo36();
    % v. H+ ]1 V* r' e- s6 w4 f
14. #elif defined SYSCLK_FREQ_48MHz
    % W) L" o" {" `6 P$ P
15.   SetSysClockTo48();
    8 t$ s2 g/ j" c% @$ H% u" q3 z
16. #elif defined SYSCLK_FREQ_56MHz
    
17.   SetSysClockTo56();  
    
18. #elif defined SYSCLK_FREQ_72MHz
    + z# b! @6 X" q4 \* V
19.   SetSysClockTo72();
    0 U: X4 d2 _3 m8 |
20. #endif

复制代码

: z. I) K, x: {) _: a
( o! i( {3 y& I3 n& s# {6 }9 t/ L 这个函数主要是看看这些标志符有没有被定义，这个定义我们是设置在下面这个文件中，我们进去看一下：

system_stm32f10x.c
, n; V: r& X2 _. y* k# L, ]

1. #if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
   ; g" Z3 A% I- u9 [$ ?, d! f# d9 O
2. /* #define SYSCLK_FREQ_HSE    HSE_VALUE */
   % J( `2 u6 O3 e0 t
3. #define SYSCLK_FREQ_24MHz  24000000
   - [, z' z& D. I
4. #else
   ; g/ W1 t# _9 r0 f+ b5 [! ]
5. /* #define SYSCLK_FREQ_HSE    HSE_VALUE */
   
6. /* #define SYSCLK_FREQ_24MHz  24000000 */
   ( z- a$ f, V- ^3 z
7. /* #define SYSCLK_FREQ_36MHz  36000000 */
   ! G5 T; V; ?6 T, g! f
8. /* #define SYSCLK_FREQ_48MHz  48000000 */
     [- I2 w# [/ \- r
9. /* #define SYSCLK_FREQ_56MHz  56000000 */
   
10. #define SYSCLK_FREQ_72MHz  72000000
    / G9 x) s$ q: Z" \
11. #endif

复制代码

. ^7 y0 s: _3 C; i8 T# Q6 f' D, L SetSysClock函数通过判断宏定义标志符来判断要调用哪个函数

例如，我们在宏定义中定义了SYSCLK_FREQ_72MHz，那么SetSysClock函数就会调用SetSysClockTo72函数

: F* u4 a( |) `' B3 \) N6 A9 T$ u
SetSysClockTo72函数的实现

1. /**
   3 X# d7 i9 e$ k" x- I3 ]
2.   * @brief  Sets System clock frequency to 72MHz and configure HCLK, PCLK2
   
3.   *          and PCLK1 prescalers.
   / j+ e. M: a+ b
4.   * @note   This function should be used only after reset.
   ' Y$ o! b7 T% B. ?: [. }
5.   * @param  None
   
6.   * @retval None
   
7.   */
   
8. static void SetSysClockTo72(void)
   / ?' z$ x9 J" A& h3 r8 f
9. {
   
10.   __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
    : B8 ~/ M3 z: r9 F
11.   
    : A0 I1 _& E6 `) Z- G
12.   /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/   
    
13.   /* Enable HSE */   
    ! B5 U$ i! t9 {' W+ r
14.   RCC->CR |= ((uint32_t)RCC_CR_HSEON);
    ' o! n# f' C9 Z) }0 R) R4 _
15. 
    5 I5 a& q! W6 j3 G
16.   /* Wait till HSE is ready and if Time out is reached exit */
    
17.   do
    0 K$ M6 P8 J, Y
18.   {
    & W7 e) l$ X0 S4 l
19.     HSEStatus = RCC->CR & RCC_CR_HSERDY;
    # Y( l. v4 ]3 T$ \3 h
20.     StartUpCounter++;  
    
21.   } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
    ; p+ n- V2 [& ^1 g) Y
22. 
    * H- o! V! P6 G- J9 D7 i
23.   if ((RCC->CR & RCC_CR_HSERDY) != RESET)
    2 t) [% `7 x! h8 c
24.   {
    4 L; m7 `) Q( z8 ^: p  O2 L7 i
25.     HSEStatus = (uint32_t)0x01;
    
26.   }
    ; Y* q* S- t/ H; {, I
27.   else
    & S5 q' \2 u1 d( a& o
28.   {
    
29.     HSEStatus = (uint32_t)0x00;
    ; J7 P/ L$ p0 h- Y! x% C; W& j
30.   }  
    
31. 
    
32.   if (HSEStatus == (uint32_t)0x01)
    6 ~4 S0 u" V9 T  K7 e& a
33.   {
    1 X9 Z9 e8 T- z  r
34.     /* Enable Prefetch Buffer */
    
35.     FLASH->ACR |= FLASH_ACR_PRFTBE;
    
36. 
    % R6 M& i2 N% l6 j
37.     /* Flash 2 wait state */
    
38.     FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
    
39.     FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;   
    4 F2 {6 p, q1 a
40. 
    " f) j7 O+ e2 c# I! N8 A
41. 
    3 n8 |$ a" f: v, G6 R% D
42.     /* HCLK = SYSCLK */
    4 n9 K! f, M* ]) s- C
43.     RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
    : s6 x( {4 s4 v% g& A. ~, ]
44.       
      `  ]1 g$ b4 R9 F& g* L( ?
45.     /* PCLK2 = HCLK */
    
46.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    ' s, P7 p% W  U6 P4 G
47.    
    5 [$ g4 D; S1 Z1 r# u$ P
48.     /* PCLK1 = HCLK */
    2 j! {6 G8 _# n) [, K  N$ `6 c: m
49.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;
    
50. 
    6 x) e: u: I" c: k" ~' L
51. #ifdef STM32F10X_CL
    5 T3 K3 P* M) A0 b
52.     /* Configure PLLs ------------------------------------------------------*/
    
53.     /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
    
54.     /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */
    0 `6 @  ~; M3 q* C- q% r
55.         
    
56.     RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
    
57.                               RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
    
58.     RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
    
59.                              RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
    - C" U! i! h3 o: Q" E
60.   
    
61.     /* Enable PLL2 */
    3 |0 z+ l5 u+ o+ u* C8 A4 G
62.     RCC->CR |= RCC_CR_PLL2ON;
    
63.     /* Wait till PLL2 is ready */
    
64.     while((RCC->CR & RCC_CR_PLL2RDY) == 0)
    / u( E) M1 ?3 z3 x
65.     {
    ' \6 B5 c6 d: k: m
66.     }
    
67.    
    
68.    
    1 R8 F1 I4 Y! o  g! ?
69.     /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
    
70.     RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
    
71.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
    ! H9 h2 X/ Z+ s
72.                             RCC_CFGR_PLLMULL9);
    
73. #else   
    
74.     /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    
75.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
    6 \: x. m: P) B8 a, u! m! h
76.                                         RCC_CFGR_PLLMULL));
    
77.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
    ' R' O9 a( F/ Y6 E' c# A* z+ n/ l
78. #endif /* STM32F10X_CL */
    ' r$ [6 K+ s- M" x+ T5 B# |' d
79. 
    
80.     /* Enable PLL */
    
81.     RCC->CR |= RCC_CR_PLLON;
    $ E& V0 ]& e+ A: o4 l& o# o
82. 
    
83.     /* Wait till PLL is ready */
    1 q$ S% j5 j  j
84.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
    
85.     {
    " g. p* y- O& T; H, L% d- @4 y
86.     }
    
87.    
    
88.     /* Select PLL as system clock source */
    
89.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    0 G) `' C; W5 {6 V' g
90.     RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;   
    - H/ l7 m8 k9 V  W5 k: t
91. 
    . w! k* ?8 x$ a7 P
92.     /* Wait till PLL is used as system clock source */
    
93.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
    ( v' k: T# W% y) H6 R7 ~
94.     {
    % t  P: C/ w+ C" J  z3 ~% V
95.     }
    
96.   }
    
97.   else
    ; z2 {- C& E" T; @' G; z
98.   { /* If HSE fails to start-up, the application will have wrong clock
    
99.          configuration. User can add here some code to deal with this error */
    
100.   }
     
101. }

复制代码

9 E/ Q0 N* x- y4 V: Y, s
$ \* p- H$ W0 r" R, U, M: K
首先，通过配置CR寄存器打开HSE，即外部高速时钟使能
3 U/ T9 Z, ]1 d& }( S7 M' E





+ f: x, b- ?% p! I5 g
接下来等待HSE的稳定，方法是查看CR寄存器的HSERDY位

+ h  W! V* n7 Z
1 r" u0 G1 s! K4 \, B- }

6 d$ v& J7 Z, A0 t
若就绪，则HSEStatus = 1
接下来，当HSEStatus = 1时执行如下操作

1.   if (HSEStatus == (uint32_t)0x01)
   
2.   {
   # J; k# D) Y" v% R( c
3.     /* Enable Prefetch Buffer */
   
4.     FLASH->ACR |= FLASH_ACR_PRFTBE;
   + X5 @4 r$ L% j
5. 
   
6.     /* Flash 2 wait state */
   ) D2 G' D, K/ i) l! M* d9 c0 A
7.     FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
   
8.     FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;   
   & m/ Q- R6 W4 k+ K) R
9. 
   - ]! @/ }1 t) T' ^
10. 
    
11.     /* HCLK = SYSCLK */
    
12.     RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
    
13.       
    ( A0 O0 Z3 [  G8 l0 W4 U4 E6 b4 T; @
14.     /* PCLK2 = HCLK */
    
15.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    1 f/ ^3 H0 h2 G1 ]
16.    
    1 a( a6 t6 T8 u7 r* }' s$ M
17.     /* PCLK1 = HCLK */
    
18.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;
    
19. 
    6 u; P0 }7 u6 ]6 x
20. #ifdef STM32F10X_CL
    1 D2 T+ S8 E2 u8 S. Q/ e; v* f2 G1 T6 p
21.     /* Configure PLLs ------------------------------------------------------*/
    ; `% s6 F" S8 F$ \/ g, @' }& j
22.     /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
    
23.     /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */
    
24.         
    
25.     RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
    
26.                               RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
    
27.     RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
    * X5 U4 ?3 g1 X6 y) l% [+ ?% C
28.                              RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
    
29.   
    ) X  L* p+ U. I0 @+ O- R- L4 x- c
30.     /* Enable PLL2 */
    
31.     RCC->CR |= RCC_CR_PLL2ON;
    - t* D: f$ V0 i% b4 H( w: {: Z2 Y
32.     /* Wait till PLL2 is ready */
    
33.     while((RCC->CR & RCC_CR_PLL2RDY) == 0)
    
34.     {
    " e; F0 q7 c, L2 c6 ?! N# \/ b
35.     }
    
36.    
    
37.    
    
38.     /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
    
39.     RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
    
40.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
    
41.                             RCC_CFGR_PLLMULL9);
      v/ L! Y2 }% m- M+ L2 X# `
42. #else   
    / j' j3 i& P' x2 \! ?
43.     /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    $ e; G. N' ^- X. z+ R
44.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
    
45.                                         RCC_CFGR_PLLMULL));
    2 O$ s7 E! I2 J& O1 g9 F3 Q
46.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
    
47. #endif /* STM32F10X_CL */
    ' R7 o& a5 Y( ^+ t
48. 
    / @/ K! _5 n% K8 _% {/ P7 E
49.     /* Enable PLL */
    
50.     RCC->CR |= RCC_CR_PLLON;
    
51. 
    3 S4 i+ j% e# X9 S8 d3 y, @
52.     /* Wait till PLL is ready */
    ) y+ L3 O8 c* |' p8 k5 K0 J
53.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
    ; p3 G3 c, K- P
54.     {
    % D4 G% u* Y0 a2 T& \" s" X( n
55.     }
    ' e( R3 s1 h/ }- _" d$ x7 A
56.    
    $ ?# O( u/ I& f! w$ z( }
57.     /* Select PLL as system clock source */
    
58.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    ( t3 V/ k2 N2 ]9 v. \
59.     RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;   
    + ]; I. p/ m' z5 }7 G
60. 
    & x6 @- ~  F+ l
61.     /* Wait till PLL is used as system clock source */
    ' |9 N: B. q) m) |' V' R
62.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
    
63.     {
    
64.     }
    
65.   }
    
66.   else
    % y, C0 o7 U4 Y4 |: p* [$ |4 u4 c
67.   { /* If HSE fails to start-up, the application will have wrong clock
    
68.          configuration. User can add here some code to deal with this error */
    
69.   }

复制代码

% d! j7 G0 n( H 由CPU的速度是远远快于FLASH的速度的，因此需要对FLASH控制器进行配置

' D$ H4 f) [/ s. h! J+ K

通过CFGR寄存器设置AHB Prescale 设为1，泽恩HCLK就等于SYSCLK

2 z+ ~  a7 N+ }
2 g* V4 t4 \; H2 v* E  ~. ~
: c; D* w; S) ?% t9 A- a4 h

& u4 F4 E6 b: Q7 F5 y) Q' i
! G% C  [  q2 F1 V" }  y7 v1 `



! c' `" f' C, j0 H- M3 p* ^

6 x7 {. G  X( d$ f$ y( [


0 O" X' S3 i( s6 |+ Y
本质上是将APB2的Prescale设置为1

' c' \( C* n$ d, [9 ]0 j

. p; ?& d5 Q) R: g1 d


( ^$ _8 p7 f) ~# c4 K9 {: I

9 K' g# K- Q, N, c. j
! Z( S2 A7 r* ~. R- v& c6 X$ S! \* o经过以上配置：
+ A' K  U6 t7 G( c/ x+ aHCLK = SYSCLK
PCLK2  = SYSCLK
PCLK1 = SYSCLK
, }0 W0 k0 N9 U3 w1 [, S' K2 p' x
" G% S5 u" T1 h' \( W# ^7 q


此处条件编译

3 I0 ?5 ]7 L! D  q1 V, r$ Y执行的是这段

1. CC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL));
   6 b3 i( ~- {) C5 g# X- B
2.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_PREDIV1 | RCC_CFGR_PLLXTPRE_PREDIV1_Div2 | RCC_CFGR_PLLMULL6);

复制代码

7 z' H8 |7 z/ U2 E: M2 |  Q- h; \将HSE作为时钟源，倍频系数为9，即将HSE直接作为时钟源，倍频9后的PLLCLK作为系统时钟,后面的预分频都是72 MHz

+ S* [# l& m' w( B; Z) Z
9 M! o- T- a: a* Y  p& P

. X" I# I+ C" _

) D/ f9 C9 c3 v5 W6 }$ W
% c0 _* J: ~6 f' Q* g1 \

5 B/ E; C4 u. o  f6 X1 u! L( Z% I 等待PLL就绪



9 [3 M) v: N4 f/ _$ W  A$ E7 k. p

/ j" z, q8 ~1 K) B% h3 B! y1 C) Y0 lPLL作为系统时钟，并等待其稳定

9 e0 D( w/ C$ I6 p, `4 H

调用SystemInit函数的地方

" `! b" D% E# g3 H9 v

& ~  y$ ^, G. Y3 bstartup_stm32f10x_hd.s
这里定义先执行SystemInit函数，再执行main函数


) r2 E6 K* K& c! R; _: e0 Y4 C6 H
————————————————
版权声明：CodeForCoffee



# e  i; G) x$ S/ ^  r
9 G) V. }6 w: Z. \  z# X4 m
, Y1 Q0 \  E9 i/ v% O" H