LSE的波形幅值范围是多少？另外手册中VLSEH范围要0.7VDD-VDD，以及VLSEL范围VSS-0.3VDD和实际幅值范围和晶振波形范围关系。

晶振工作时振动幅度并不是标准的确定参数，具体幅度跟实际振荡电路有关。


我们设计晶振电路时，我们关注晶振频率及频率精度，驱动电平DL,


以及晶振的静态电容和负载电容。


对于STM32而言，最后计算出来的跨导和增益裕量要符合要求。




AN2867 可以仔细阅读下。

你看到的参数应该是在Bypass模式下，从OSC32_IN脚添加的LSE信号的高低电平的要求。

你的问题是LSE波形的幅值，我的理解是你想知道外部晶体的振动幅值。其实这个幅值一般我们关注的较少，主要关注的是频率。

当然这个幅值也是可以使用示波器测试的，之前测试过这个幅值，一般在100mv左右，当然这个幅值也与MCU的LSE的驱动能力有关。

Cohen 发表于 2024-11-1 11:51
你看到的参数应该是在Bypass模式下，从OSC32_IN脚添加的LSE信号的高低电平的要求。</p>
<p>你的问题是LSE波形 ...

[md]我想知道这个幅值的范围，或者说哪个手册中有相关的说明，我用的处理器有STM32F407和STM32F427,这个官方会有说明吗？或者有个范围也行。

panjun1229 发表于 2024-11-1 16:13
我想知道这个幅值的范围，或者说哪个手册中有相关的说明，我用的处理器有STM32F407和STM32F427,这个 ...

[md]这个参数应该是没有的，像晶体厂商最多提供一个Level of drive参数。

或者你可以找到晶振的Level of drive参数通过AN2867中提供的计算drive level的方法反推Vpp。

你是遇到什么问题了吗？如果一定要知道这个参数，最好的办法还是咨询下你使用的晶体的供应商。