最近使用STM32F103(48Pin封装)在调试一个SPI外设，硬件提供的接口使用了PD0/PD1作为CS/CLK,在调试的时候CS可以拉高，但是怎么也拉不低，把外设移除后，可以正常拉低。查看RM0008参考手册，原来这两个引脚默认为外部晶振功能（仅限于36/48/64引脚封装），见下图：      
1 Z' p* i% P$ Z; \8 x( B      如果需要用作GPIO需要重新映射（映射前需要确保AFIO时钟已经开启），具体如下：

# v2 C! z1 Q' u8 H" U1 P
6 W+ m, _, I3 b8 B
1 k! ?% i- ]8 L! J# {, ^

1. RCC_APB2PeriphClockCmd(RCC_APB2Periph_AFIO, ENABLE);
   8 c% ?2 t5 L/ v! ?% D2 \
2.         GPIO_PinRemapConfig(GPIO_Remap_PD01, ENABLE);

复制代码

           PD0/PD1作为GPIO口使用正常。

其实呢，如果是自己玩可以搞复用，但是量产或者开发，还是建议一脚一用。。。不管是写程序，还是以后维护都简单很多！！！

空间有限不能使用更多I/O的IC了，I/O不够用了，只能复用了...

感谢分享，已汇总到3月技术原创：
! M) k- ]0 q' vhttps://www.stmcu.org.cn/module/forum/thread-615031-1-1.html

IO不够用啊，用64PIN的就贵好多钱。

robin97172 发表于 2018-3-9 14:50
+ \5 e8 I* V2 E- ~. \IO不够用啊，用64PIN的就贵好多钱。

3 Y2 [: }7 S. [1 M9 }2 o7 x4 |晕，现在谁还用st，用gd就行了，性价比高的很。