作为电子工程师，必然在PCB设计中遇到各种各样的问题，本文提出常见的几种问题供工程师们参考。你遇到过这种问题吗？
7 M0 \0 b, D+ A2 \

% G% T5 H) m1 B5 {2 q4 C  B1 f+ c, {7 V

Ⅰ. 焊盘的重叠

焊盘(除表面贴焊盘外)的重叠，意味孔的重叠，在钻孔工序会因为在一处多次钻孔导致断钻头，导致孔的损伤。
多层板中两个孔重叠，如一个孔位为隔离盘，另一孔位为连接盘(花焊盘)，这样绘出底片后表现为隔离盘，造成的报废。

+ b' _+ [4 L7 h- y- Z6 f" u1 k
. A7 s: k& h9 B Ⅱ. 图形层的滥用


在一些图形层上做了一些无用的连线，本来是四层板却设计了五层以上的线路，使之造成误解。
2 v) v7 y: h# r0 C 设计时图省事，以Protel软件为例对各层都有的线用Board层去画，又用Board层去划标注线，这样在进行光绘数据时，因为未选Board层，漏掉连线而断路，或者会因为选择Board层的标注线而短路，因此设计时保持图形层的完整和清晰。
: i. A: Q( D- ~& A 违反常规性设计，如元件面设计在Bottom层，焊接面设计在Top，造成不便。
0 X1 A+ R, Q, B8 M' v( U

Ⅲ. 字符的乱放


; I; ]& R8 I* V" u6 \- n字符盖焊盘SMD焊片，给印制板的通断测试及元件的焊接带来不便。
$ S  B; F+ q2 z6 e  G 字符设计的太小，造成丝网印刷的困难，太大会使字符相互重叠，难以分辨。
5 H# @9 p% d: j# ~
5 M$ |8 y2 |7 a3 G) p
Ⅳ. 单面焊盘孔径的设置

4 A5 R7 d; ?9 ?0 a
单面焊盘一般不钻孔，若钻孔需标注，其孔径应设计为零。如果设计了数值，这样在产生钻孔数据时，此位置就出现了孔的座标，而出现问题。
- c/ i9 K6 @- ?9 ?7 \) R# V单面焊盘如钻孔应特殊标注。

. c3 I- P2 {; B1 u6 S
Ⅴ. 用填充块画焊盘

* Z! J, `& S6 r* ^# S3 n. Y
* J6 |1 i2 x/ v# r! x 用填充块画焊盘在设计线路时能够通过DRC检查，但对于加工是不行的，因此类焊盘不能直接生成阻焊数据，在上阻焊剂时，该填充块区域将被阻焊剂覆盖，导致器件焊装困难。

1 T9 n# v8 S) |9 _9 j
) ^5 c7 f8 u/ w, Y. ^' V Ⅵ. 电地层又是花焊盘又是连线


因为设计成花焊盘方式的电源，地层与实际印制板上的图像是相反的，所有的连线都是隔离线，这一点设计者应非常清楚。这里顺便说一下，画几组电源或几种地的隔离线时应小心，不能留下缺口，使两组电源短路，也不能造成该连接的区域封锁(使一组电源被分开)。

Ⅶ. 加工层次定义不明确


1 H% a% q  D0 f9 J' \3 D$ b. t单面板设计在TOP层，如不加说明正反做，也许制出来的板子装上器件而不好焊接。 例如一个四层板设计时采用TOP mid1、mid2 bottom四层，但加工时不是按这样的顺序放置，这就要求说明。

; T/ L+ G3 {, n Ⅷ. 设计中的填充块太多/用极细的线填充
* j  L9 ^+ u+ m5 ]

+ {, p9 L8 D' N# a产生光绘数据有丢失的现象，光绘数据不完全。
因填充块在光绘数据处理时是用线一条一条去画的，因此产生的光绘数据量相当大，增加了数据处理的难度。

Ⅸ. 表面贴装器件焊盘太短


1 G9 s! P6 c( {3 \$ s# A这是对通断测试而言的，对于太密的表面贴装器件，其两脚之间的间距相当小，焊盘也相当细，安装测试针，必须上下(左右)交错位置，如焊盘设计的太短，虽然不影响器件安装，但会使测试针错不开位。
* J3 ^- d0 c  h0 H
) K+ ?6 I# A) f& |) y" P2 _" V
- p5 K! @. m- W% u  _ Ⅹ. 大面积网格的间距太小


组成大面积网格线同线之间的边缘太小(小于0.3mm)，在印制板制造过程中，图转工序在显完影之后容易产生很多碎膜附着在板子上，造成断线。

0 F1 S* s) F; ]. I+ A. e1 r' V2 I

XI. 大面积铜箔距外框的距离太近
# W* @" x7 s& T( C
$ d% |: X3 Y6 @1 s4 J: W* g
* U/ e7 x( S  M- F; F大面积铜箔距外框应至少保证0.2mm以上的间距，因在铣外形时如铣到铜箔上容易造成铜箔起翘及由其引起的阻焊剂脱落问题。


XII. 外形边框设计的不明确

3 f& f! }$ W' H; y2 b- @
8 x: U- I9 s8 C" k  Q5 u& {# Q 有的客户在Keep layer、Board layer、Top over layer等都设计了外形线且这些外形线不重合，造成pcb生产厂家很难判断以哪条外形线为准。


XIII. 图形设计不均匀

3 r$ \/ R! [" k! S- }* m/ h; p7 I( n
6 e; r4 |, u( }# P9 H4 V# l 在进行图形电镀时造成镀层不均匀，影响质量。
- A6 e' R' V0 d4 \* a$ R* C$ u6 D

7 @: t: P2 Y: d* ~ XIV. 铺铜面积过大
0 M& U, \- z: A( p( C9 g( U
$ u8 u: s+ o3 x1 X6 w, P
1 M  V6 V+ [4 Z1 |" k% g: _0 A铺铜面积过大时应用网格线，避免SMT时起泡。