STM32H7时钟配置问题
设备：stm32h735VGxxx
; x4 j3 Z, h% s3 c" t) T
问题：STM32时钟配置不正确，一直没法启动。

5 @, s! ]0 w  p; \$ Z解决：原因是配置时钟的一些参数超出的范围，所以配置导致不成功。

! N- w8 C, g! {' j. k. F( p6 z/ f4 M下面是H735的时钟的一些解释，其中 Fvco 是有范围的，这边从文档上面查到，FVCO的最大配置值为836M，所以配置的时候一定要注意。
8 ?* K& [- ?' ?并且plln， pllm，pllp，pllq，这些都是有范围限制的，如果配置错误，那么芯片将不会正常运行

; G; `8 c( @5 C3 j, l9 U' A

1. /*
   4 a8 X$ g8 |# J' y/ h! J
2. *  时钟设置函数
   
3. *  Fvco: VCO 频率
   6 Y7 ]! ]% W. D0 v4 J. |
4. *  Fsys: 系统时钟频率,也是 PLL1 的 p 分频输出时钟频率
   * ~1 e2 m# Z# Y7 @7 \
5. *  Fq: PLL1 的 q 分频输出时钟频率
     c. f# V# M# o" `7 @  j( b4 [+ P
6. *  Fs: PLL 输入时钟频率,可以是 HSI,CSI,HSE 等.
   
7. *  Fvco = Fs *  (plln/pllm) = (Fs/DIVM)*DIVN;
   
8. *  Fsys = Fvco/pllp = Fs * (plln/(pllm *  pllp));
   
9. *  Fq = Fvco/pllq = Fs * (plln/(pllm *  pllq));
   
10. *
    1 j, b( W8 v6 ]8 n* M6 {9 I
11. *
    
12. *  plln: PLL1 倍频系数(PLL 倍频),取值范围:4~512.
      G. y& C! Y# w- N0 y
13. *  pllm: PLL1 预分频系数(进 PLL 之前的分频),取值范围:2~56.
    
14. *  pllp: PLL1 的 p 分频系数(PLL 之后的分频),分频后作为系统时钟,取值范围:2~128
      l1 }. ~. s8 w: S8 w) r
15. *  pllq: PLL1 的 q 分频系数(PLL 之后的分频),取值范围:1~128.
    
16. *  CPU 频率(rcc_c_ck) = sys_d1cpre_ck = 400Mhz
    ) z$ N# i' O, w, i& s
17. *  rcc_aclk = rcc_hclk3 = 200Mhz
    2 f4 T- |+ X( d: c
18. *  AHB1/2/3/4(rcc_hclk1/2/3/4) = 200Mhz
    8 Z' O! W! z$ S2 B; y" v5 x$ s
19. *  APB1/2/3/4(rcc_pclk1/2/3/4) = 100Mhz
    
20. *  FMC 时钟频率  =pll2_r_ck=((25/25) * 512/2) = 256Mhz
    ' E" k5 j3 j$ p* r8 @
21. *
    2 O1 I4 [5 _9 l$ J! x' _( Q. ]
22. *  Example:
    
23. *      外部晶振为 25M 的时候,推荐值:plln = 160, pllm = 5, pllp = 2, pllq = 4.
    , f" }) R5 n! e: l9 d/ f9 c
24. *      得到:Fvco = 25 * (160/5) = 800Mhz
    
25. *      Fsys = 800/2 = 400Mhz
    ' d' H* H0 t" i4 Q; n
26. *      Fq = 800/4 = 200Mhz
    
27. */
    # F& h: e7 M2 m& P, A
28. 
    
29. #define PLL_N   160
    
30. #define PLL_M   5
    
31. #define PLL_P   2
    
32. #define PLL_Q   4
    / C6 I5 w# p' Y7 E* Z
33. 
    
34. // 时钟设置函数
      R  x- ~  V' U8 B, A0 e9 e
35. static void SystemClock_Config(void)
    
36. {
    
37.   RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};
    / Z4 y3 A! B- f& ?% }! \
38.   RCC_OscInitTypeDef RCC_OscInitStruct = {0};
    
39.   HAL_StatusTypeDef ret = HAL_OK;
    
40. 
    ' N) Q; j$ ]: D9 I1 k. h
41.   /*!< Supply configuration update enable */
    
42.   HAL_PWREx_ConfigSupply(PWR_DIRECT_SMPS_SUPPLY);
    
43. 
    8 X: c' ]% c' y( R6 j$ \
44.   /* The voltage scaling allows optimizing the power consumption when the device is
    ( y5 ]& b7 o, a5 d7 X
45.      clocked below the maximum system frequency, to update the voltage scaling value
    : G6 [" z! q0 H; S5 J
46.      regarding system frequency refer to product datasheet.  */
    , C; S1 B9 m$ O; H2 c
47.   __HAL_PWR_VOLTAGESCALING_CONFIG(PWR_REGULATOR_VOLTAGE_SCALE0);
    - P- ^+ F, o+ P
48. 
    
49.   while(!__HAL_PWR_GET_FLAG(PWR_FLAG_VOSRDY)) {}
    
50. 
    
51.   /* Enable HSE Oscillator and activate PLL with HSE as source */
    : [; ?3 C& x4 w4 B4 O3 L& E- e) h7 s
52.   RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
    7 m; p5 l8 H' M4 r4 A+ j6 c+ y8 e
53.   RCC_OscInitStruct.HSEState = RCC_HSE_ON;
    5 y* h2 U+ f* y' G% i
54.   RCC_OscInitStruct.HSIState = RCC_HSI_OFF;
    
55.   RCC_OscInitStruct.CSIState = RCC_CSI_OFF;
    ! c$ k: m1 ]1 ?& n/ ^) {% |
56.   RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;
    
57.   RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;
    
58. 
    ' ?; D/ S6 i0 l
59.   RCC_OscInitStruct.PLL.PLLM = PLL_M;
    
60.   RCC_OscInitStruct.PLL.PLLN = PLL_N;
    
61.   RCC_OscInitStruct.PLL.PLLFRACN = 0;
    
62.   RCC_OscInitStruct.PLL.PLLP = PLL_P;
    
63.   RCC_OscInitStruct.PLL.PLLR = 2;
    ; H# K  P* |+ I, v4 J; @
64.   RCC_OscInitStruct.PLL.PLLQ = PLL_Q;
    . E5 v  d8 J" x+ C
65. 
    / l, p* R! h0 N1 k* y. y. r
66.   RCC_OscInitStruct.PLL.PLLVCOSEL = RCC_PLL1VCOWIDE;
    
67.   RCC_OscInitStruct.PLL.PLLRGE = RCC_PLL1VCIRANGE_2;
    0 l) b! v- A+ w3 [
68.   ret = HAL_RCC_OscConfig(&RCC_OscInitStruct);
    
69.   if(ret != HAL_OK)
    
70.   {
    , P- g& z  g6 t6 S' T6 F; ?
71.     while(1) {};
    
72.   }
    : }, o$ G) n& \' y& _
73. 
    
74. /* Select PLL as system clock source and configure  bus clocks dividers */
    
75.   RCC_ClkInitStruct.ClockType = (RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_D1PCLK1 | RCC_CLOCKTYPE_PCLK1 | \
    
76.                                  RCC_CLOCKTYPE_PCLK2  | RCC_CLOCKTYPE_D3PCLK1);
    
77. 
    
78.   RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;
    
79.   RCC_ClkInitStruct.SYSCLKDivider = RCC_SYSCLK_DIV1;
    7 |+ L: z: I2 `. B$ K9 _
80.   RCC_ClkInitStruct.AHBCLKDivider = RCC_HCLK_DIV2;
    
81.   RCC_ClkInitStruct.APB3CLKDivider = RCC_APB3_DIV2;
    2 D; D, @3 v& R
82.   RCC_ClkInitStruct.APB1CLKDivider = RCC_APB1_DIV2;
      O0 M! Z- I3 F8 R7 H' N9 t
83.   RCC_ClkInitStruct.APB2CLKDivider = RCC_APB2_DIV2;
    
84.   RCC_ClkInitStruct.APB4CLKDivider = RCC_APB4_DIV2;
    
85.   ret = HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_3);
    , o& [4 A) }" F+ T6 o
86.   if(ret != HAL_OK)
    
87.   {
    
88.     while(1) {};
    ! t9 g3 V4 j5 b% E3 d+ h4 t
89.   }
    
90. 
    
91. }
    

复制代码

3 S: p$ H) u: G
* L; I. v3 f# |8 Z8 @+ g1 n