STM32H7时钟配置问题
+ z2 m$ B/ t# Q& T设备：stm32h735VGxxx
, ^' B% K9 d2 c  N- f* a) D, m
$ }& B. g5 N. W: V4 }8 K; ]问题：STM32时钟配置不正确，一直没法启动。

解决：原因是配置时钟的一些参数超出的范围，所以配置导致不成功。

下面是H735的时钟的一些解释，其中 Fvco 是有范围的，这边从文档上面查到，FVCO的最大配置值为836M，所以配置的时候一定要注意。
并且plln， pllm，pllp，pllq，这些都是有范围限制的，如果配置错误，那么芯片将不会正常运行

1. /*
   - T  E$ \1 w2 _4 S+ ^
2. *  时钟设置函数
   ! z, I- Y( ]% b8 B
3. *  Fvco: VCO 频率
   
4. *  Fsys: 系统时钟频率,也是 PLL1 的 p 分频输出时钟频率
   # A4 W' ~3 Q3 N( m9 S( @
5. *  Fq: PLL1 的 q 分频输出时钟频率
   
6. *  Fs: PLL 输入时钟频率,可以是 HSI,CSI,HSE 等.
   8 Q% l3 n$ j  f/ F6 _
7. *  Fvco = Fs *  (plln/pllm) = (Fs/DIVM)*DIVN;
   
8. *  Fsys = Fvco/pllp = Fs * (plln/(pllm *  pllp));
   3 N" {/ ?3 @3 e, P
9. *  Fq = Fvco/pllq = Fs * (plln/(pllm *  pllq));
   
10. *
    
11. *
    
12. *  plln: PLL1 倍频系数(PLL 倍频),取值范围:4~512.
    $ ]6 S1 i) G- I: {, `% _! S
13. *  pllm: PLL1 预分频系数(进 PLL 之前的分频),取值范围:2~56.
    
14. *  pllp: PLL1 的 p 分频系数(PLL 之后的分频),分频后作为系统时钟,取值范围:2~128
    
15. *  pllq: PLL1 的 q 分频系数(PLL 之后的分频),取值范围:1~128.
    
16. *  CPU 频率(rcc_c_ck) = sys_d1cpre_ck = 400Mhz
    
17. *  rcc_aclk = rcc_hclk3 = 200Mhz
    8 g& x- J- k1 d" q. J  [" x
18. *  AHB1/2/3/4(rcc_hclk1/2/3/4) = 200Mhz
    $ W& P3 h  t$ m9 a# u- k- J
19. *  APB1/2/3/4(rcc_pclk1/2/3/4) = 100Mhz
    
20. *  FMC 时钟频率  =pll2_r_ck=((25/25) * 512/2) = 256Mhz
    " G* p3 k$ q+ w( D1 o$ Z
21. *
    
22. *  Example:
    0 b4 G) S0 N( V7 x; t
23. *      外部晶振为 25M 的时候,推荐值:plln = 160, pllm = 5, pllp = 2, pllq = 4.
    , g- l2 O9 U. b2 P. c
24. *      得到:Fvco = 25 * (160/5) = 800Mhz
    
25. *      Fsys = 800/2 = 400Mhz
    1 m% p  d# }. M  P  \: h0 x, ]
26. *      Fq = 800/4 = 200Mhz
    
27. */
    0 V: w- O" C1 W& }) Y; }" g
28. 
    3 E* ?! I2 l2 [! O7 n& I
29. #define PLL_N   160
    8 A( m/ u1 I- \
30. #define PLL_M   5
    " E( S. G) I  ?7 N
31. #define PLL_P   2
    
32. #define PLL_Q   4
    # Q, k5 Q7 C% @, h
33. 
    ) m  d2 I( n( `
34. // 时钟设置函数
    
35. static void SystemClock_Config(void)
    8 O' {7 q/ G* a7 m3 h
36. {
    
37.   RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};
    
38.   RCC_OscInitTypeDef RCC_OscInitStruct = {0};
    
39.   HAL_StatusTypeDef ret = HAL_OK;
    " S* Z6 V* a8 t2 m4 `+ R" v
40. 
    ( `5 K8 b3 w! `' y) A
41.   /*!< Supply configuration update enable */
    
42.   HAL_PWREx_ConfigSupply(PWR_DIRECT_SMPS_SUPPLY);
    $ Z; j9 o( v3 P6 x9 K
43. 
    3 P1 q6 r4 ^+ Y6 m8 S# H: J6 S
44.   /* The voltage scaling allows optimizing the power consumption when the device is
    ( j) p. S. {( }. [- v- d% e
45.      clocked below the maximum system frequency, to update the voltage scaling value
    
46.      regarding system frequency refer to product datasheet.  */
    
47.   __HAL_PWR_VOLTAGESCALING_CONFIG(PWR_REGULATOR_VOLTAGE_SCALE0);
    ' P& @, w( d/ x6 G  H& G' Q
48. 
    * u7 L& b; y+ g$ T- Y$ P: i$ f
49.   while(!__HAL_PWR_GET_FLAG(PWR_FLAG_VOSRDY)) {}
    
50. 
    2 Y4 m7 K3 @3 k
51.   /* Enable HSE Oscillator and activate PLL with HSE as source */
    6 t, y2 Q, o. |; s
52.   RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
    
53.   RCC_OscInitStruct.HSEState = RCC_HSE_ON;
    
54.   RCC_OscInitStruct.HSIState = RCC_HSI_OFF;
    
55.   RCC_OscInitStruct.CSIState = RCC_CSI_OFF;
    
56.   RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;
    9 G  f' i) _5 [- V
57.   RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;
    
58. 
    $ x8 r" E8 z- }
59.   RCC_OscInitStruct.PLL.PLLM = PLL_M;
    
60.   RCC_OscInitStruct.PLL.PLLN = PLL_N;
    8 m5 q3 D8 r4 S6 K0 P4 B
61.   RCC_OscInitStruct.PLL.PLLFRACN = 0;
    $ r: ^+ R' Y. ^/ c0 R0 J9 T
62.   RCC_OscInitStruct.PLL.PLLP = PLL_P;
      u' Y  K5 r  h! T
63.   RCC_OscInitStruct.PLL.PLLR = 2;
    & ?$ P9 \% J% S- V( I
64.   RCC_OscInitStruct.PLL.PLLQ = PLL_Q;
    $ W  Q) T% f" j- p- q
65. 
    
66.   RCC_OscInitStruct.PLL.PLLVCOSEL = RCC_PLL1VCOWIDE;
    
67.   RCC_OscInitStruct.PLL.PLLRGE = RCC_PLL1VCIRANGE_2;
    
68.   ret = HAL_RCC_OscConfig(&RCC_OscInitStruct);
    * I7 J& U" w0 y- D- [# W  y5 {0 q7 m5 t
69.   if(ret != HAL_OK)
    ' |; Q+ b0 }# l
70.   {
    
71.     while(1) {};
    
72.   }
    
73. 
    $ i. t3 U! q( g2 t* S
74. /* Select PLL as system clock source and configure  bus clocks dividers */
    
75.   RCC_ClkInitStruct.ClockType = (RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_D1PCLK1 | RCC_CLOCKTYPE_PCLK1 | \
    
76.                                  RCC_CLOCKTYPE_PCLK2  | RCC_CLOCKTYPE_D3PCLK1);
    
77. 
    
78.   RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;
    
79.   RCC_ClkInitStruct.SYSCLKDivider = RCC_SYSCLK_DIV1;
    
80.   RCC_ClkInitStruct.AHBCLKDivider = RCC_HCLK_DIV2;
    
81.   RCC_ClkInitStruct.APB3CLKDivider = RCC_APB3_DIV2;
    " G! g+ g9 ?' P; Q
82.   RCC_ClkInitStruct.APB1CLKDivider = RCC_APB1_DIV2;
    
83.   RCC_ClkInitStruct.APB2CLKDivider = RCC_APB2_DIV2;
    
84.   RCC_ClkInitStruct.APB4CLKDivider = RCC_APB4_DIV2;
    
85.   ret = HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_3);
    
86.   if(ret != HAL_OK)
    
87.   {
    
88.     while(1) {};
    
89.   }
    ; y3 m# Q+ g- A1 h8 w! g
90. 
    
91. }
    & A" E! W( W& J) C) |

复制代码

2 ?2 C$ E$ c3 T, I
& n8 i0 b8 @7 u7 C, f9 U* o( I- M/ l