STM32H7的Cache与Buffer
TCM和Cache的区别
…使用lwip用到了mpu，对于内存管理产生了很多的疑问，需要统一解决一下，不然用起来总有些不安。

STM32H7使用的内存不是连续的，而是被划分为多段。

1. MEMORY
   / N; r  u3 I( e- `5 T9 s
2. {
   / D$ g& A' U2 m6 T6 Q2 J) R) [8 }
3.         DTCMRAM (xrw)     : ORIGIN = 0x20000000, LENGTH = 128K //高速段，cpu独享
   
4.         RAM_D1 (xrw)      : ORIGIN = 0x24000000, LENGTH = 512K
   : l: b+ r  D: H" A2 C0 s. n
5.         RAM_D2 (xrw)      : ORIGIN = 0x30000000, LENGTH = 288K
   
6.         RAM_D3 (xrw)      : ORIGIN = 0x38000000, LENGTH = 64K
     P  }" M% @6 ]+ \) E- N! J
7.         ITCMRAM (xrw)     : ORIGIN = 0x00000000, LENGTH = 64K //高速段，cpu独享
   - i4 z; f' i. }- z
8.         FLASH (rx)        : ORIGIN = 0x8000000, LENGTH = 128K
   
9. }

复制代码

TCM内存段是和CPU同频率的，不需要也不能用Cache。用好TCM的优先级应该排在用好Cache的前面。
Cache处于核心里面，作为低速内存加速器使用，获得增益最大的是位于AXI总线上的比如内部Flash、内部SRAM、通过FMC或者QSPI控制器连接的外部sram。Cache使得低速Sram获取与高速TCM差不多的速度。使用Cache加速很有意义，不然400M的cpu变200M，相当于H7变F4，选择H7的cpu将变得没有意义。

/ e# m. e: w) V! z8 X

8 k. F3 Z) y# j9 x  X; `/ ?3 W
' X  k# @; H* ]" |内存类型
8 ]+ \) v+ _3 Y, X2 M内存类型分为Normal以及Device和Strongly-ordered,
/ r! B/ g" n( p' C, J9 R& [

1 R0 G) R8 E' k6 O! t

Write-buffer是什么？
Device和Strongly-Ordered类型时候提到了write-buffer，它属于cpu核心，cache经常与write-buffer一起使用，使用writer-buffer的目的是将处理器和cache从较慢的对主存的写操作中脱离出来。
Write buffer可以缓存8个word的数据和4个独立的地址，可以enable或者disable使用ARM核心控制寄存器 W的bit3。同时还要受到内存管理页表的一个bit控制，所以使用Write-Buffer，MMU必须已经使能（控制寄存器的bit0）。MMU-Memory Management Unit
通常情况下的配置都是主内存允许bufferable，但是I/O 空间 unbufferable
! k4 B& J8 E' V  e; W; I当CPU执行一个写操作时，根据配置情况执行写入操作。

# H6 k! |7 S1 v( e& X) n& s

, h8 V) @$ q: W! q+ S如果程序中使用DMB and DSB，处理器会等到write-buffer内指令完成，再进行后续指令操作，如果过程中发生中断，中断返回后继续write-buffer清空等待。
$ _; _/ I, m: o+ s- z
, r; a3 I& G% u) k* ?+ cDMB或者DSB被称为 显式限制操作 explicit barrier。

Memory Attrabute
Normal模式下可以设定的几种
& r# w! x9 P6 n! J% S2 V

7 Z- t, E6 f# y4 U& F9 I3 aShareable属性
) P6 v6 [, e( v, f共享属性设计的意义在于，多个bus master读写情况下需要cache保持同步，对于CortexM7，只有L1-Cache，如果设置了Shared相当于non-cacheable。
( \, M0 z  q. G, B
. p. N% A' |& a: z. m3 e

9 l9 x7 i' N8 A$ c
内核操作函数
内核操作函数包含以下几种，主要包含两种操作：clean和invalidate。
) d3 a0 G% L/ Xclean：将cache中的信息写到sram，相当于用cache信息覆盖sram；
# @+ N: ~" U9 Y& C0 m$ xinvalidate：使cache失效，相当于用sram信息覆盖cache；
6 F6 B. d- t5 X- u8 D/ {% V二者为相反的操作。
' C3 K# m; r! V4 v$ P1 {1 M
" t5 K. Y4 l& s0 v" ?

7 X; ~( [% z1 @) h$ W

( ~/ d5 @- Y3 I7 b
$ G7 Z* B; n7 n4 K" P
内存对齐问题
' G/ C, ^) q! s& l使用cache时，dma的buffer必须32byte对齐，不然可能会出现问题。比如下面的情况：
1 m0 J1 J# U" v* l- s
+ o6 ]: a' h9 t- `% ~+ K

1. typedef struct
   + z/ A2 g) q- s( h' q7 N' c! z
2. {
   
3.     __attribute__ ((aligned (32))) uint8_t rx_buffer[BUFFER_SIZE];//用于buffer
   9 L& `% s6 b# a: Y
4.     bool rx_xfer_done;                                     //用于记录dma已经被正确传输
   7 A% W, M8 U, K4 o
5. }st_dma_xfer
   % e1 Q# }& l. l
6. 
   1 g5 K( u. p, y1 H! g
7. void XDMAC_Handler(void)
   
8. {
   3 U) a7 D; W  i( F
9.     uint32_t dma_status;
   
10.     dma_status = xdmac_channel_get_interrupt_status(XDMAC, XDMA_CH_RX);
    
11.     if (dma_status & XDMAC_CIS_BIS)
    
12.     {
    
13.       g_st_dma_xfer.rx_xfer_done = true;
    
14.       SCB_InvalidateDCache_by_Addr((uint32_t*)g_st_dma_xfer.rx_buffer, DMA_TRANSFER_SIZE);
    8 Q' _' q  z6 H! p+ I
15.     }
    
16. }

复制代码

# z4 Y; j; d! Q8 x4 B( F- U0 W
% w2 p& K( p8 n$ A& E如果DMA的buffer只有16字节，DMA读取操作后，DMA控制器将接收到的数据写到了sram里面，然后进入DMA接收中断函数，cpu把成功读取的标识bool变量写为true，实际上写操作只是写在D-Cache里面，暂时没有写到sram。
& n& B0 N0 }( E4 j9 r  \: A' _" O

( C/ v  [' b0 i4 \( f3 H8 D如果此时cpu需要读取dma内容，需要对Dcache进行invalid操作，32个字节将一起更新，bool变量旧值0将覆盖新值1。cpu读不到中断函数写的bool变量信息。
9 a3 c9 r' D& L, d1 Z+ z4 }

' J4 n( A; L3 T* u可见：
7 L( J7 w( |; f4 eclean操作或者Invalidate操作都可能丢东西，使用上需要注意。经验是如果一段内存用来写dma外设，就不要读它，保证随时都可以clean；同样如果一段内存用来接收DMA外设传入信息，就不要用cpu写它，保证随时都可以invalidate。
+ u( @1 l* m2 j- V/ {/ d- F  D
2 r. j$ E! l6 K