23.1 初学者重要提示
  本章节主要是为下一章Cache的讲解做个铺垫，需要初学者把本章节涉及到的基础知识点掌握了。
  初学MPU时，可能有些知识点无法一下子就搞明白，在后续章节的各种应用后，会有一个较深的认识。这个知识点基本会贯穿整个教程。
. L8 W$ T( P9 k3 y1 S; {23.2 MPU简介
MPU可以将memory map内存映射区分为多个具有一定访问规则的区域，通过这些规则可以实现如下功能：

  防止不受信任的应用程序访问受保护的内存区域。
  防止用户应用程序破坏操作系统使用的数据。
  通过阻止任务访问其它任务的数据区。
  允许将内存区域定义为只读，以便保护重要数据。
  检测意外的内存访问。
简单的说就是内存保护、外设保护和代码访问保护。

# v1 u# }' ?) ]7 ?- i$ D 内存映射
3 H% Z9 @* N; }$ S2 L内存映射就是32位的CM7内核整体可以寻址的0 到2^32 -1共计4GB的寻址空间。通过这些地址可以访问RAM、Flash、外设等。下面是内存映射的轮廓图，IC厂家使用时，再做细分，添加相应的硬件功能。

( Q7 ~/ q% ?2 A) i) @- \) |  H6 \
7 U( `- {" k, m' ^23.3 MPU的功能实现
( x" s+ E& ~! Y1 c: m- dMPU可以配置保护16个内存区域（这16个内存域是独立配置的），每个区域最小要求256字节，每个区域还可以配置为8个子区域。由于子区域一般都相同大小，这样每个子区域的大小就是32字节，正好跟Cache的Cache Line大小一样。
9 I- [4 x! k+ a( b' ?7 v0 k, k+ |
6 d! t  @, h  b. d! k& l( o) ~) aMPU可以配置的16个内存区的序号范围是0到15，还有默认区 default region，也叫作背景区，序号-1。由于这些内存区可以嵌套和重叠，所以这些区域在嵌套或者重叠的时候有个优先级的问题。序号15的优先级最高，以此递减，序号-1，即背景区的优先级最低。这些优先级是固定的。
* u4 i+ s8 `, q  K/ _. l
下面通过一个具体的实例帮助大家理解。如下所示共有7个区，背景区和序号0-5的区。内存区4跟内存区0和1有重叠部分，那么重叠部分将按照内存区4的配置规则执行；内存区5被完全包含在内存区3里面，那么这部分内存区将按照内存区5的配置规则执行。

5 o) n' v. R7 V) s: x
  ~* z& O4 J- K6 a) m23.4 MPU可以配置的三种内存类型
1 ]; G, c3 `/ p5 w/ p$ WMPU可以配置的三种内存类型如下：
/ [, O0 T7 j$ [  M& h4 A
  Normal memory

CPU以最高效的方式加载和存储字节、半字和字，对于这种内存区，CPU的加载或存储不一定要按照程序列出的顺序执行。
. O7 F; N$ p# e' U) k5 y* q
' Z* y/ Q* }/ U) |% T: X9 W! l5 n  Device memory

对于这种类型的内存区，加载和存储要严格按照次序进行，这样是为了确保寄存器按照正确顺序设置。
+ X+ V9 s1 C2 ]& F
  Strongly ordered memory

) W* I' X4 C, q5 ]程序完全按照代码顺序执行，CPU需要等待当前的加载/存储指令执行完毕后才执行下一条指令。这样会导致性能下降。

# C! n5 o3 C! O- P+ L3 F3 |23.5 MPU的寄存器和对应的库参数
$ p/ J1 V7 i! p) [: B# z关于MPU的寄存器介绍在STM32H7的编程手册有专门的讲解说明，我们这里重点讲解寄存器MPU_RASR和控制寄存器，此寄存器的定义如下：

23.5.1 RASR寄存器的XN位
XN=0表示使能指令提取，即这块内存区可以执行程序代码，XN=1表示禁止指令提取，即这块内存区禁止执行程序代码。

- n- c1 r$ Y8 ]0 Y对应的HAL库MPU参数如下：

3 ]5 n, j* {" ^( A  l+ |

1. /** @defgroup CORTEX_MPU_Instruction_Access CORTEX MPU Instruction Access
   ' @+ x+ U9 G- Q+ [# a
2.   * @{
   . `$ d  R. i  [6 @+ _/ S8 z) c
3.   */
   , P: I1 a+ h3 x% z
4. #define  MPU_INSTRUCTION_ACCESS_ENABLE      ((uint8_t)0x00)
   ( S  B" G3 C. p& B* a* s
5. #define  MPU_INSTRUCTION_ACCESS_DISABLE     ((uint8_t)0x01)

复制代码

7 k( C" a  p& D& k% a23.5.2 RASR寄存器的AP位
% \* _. D2 o  P/ {! hAP的具体定义如下：
: _. w. a/ o& L/ R; l6 m2 Q4 z6 O
6 {1 t2 J- x5 f) M

% ^+ h" A$ c! D$ s4 f
8 U" ~7 G6 y" v8 q$ k这几个参数对应的HAL库MPU参数如下：
% ~6 x2 [% }# ~# o; d7 P* A0 g
7 H$ z3 `5 w7 a, h

1. /** @defgroup CORTEX_MPU_Region_Permission_Attributes CORTEX MPU Region Permission Attributes
   8 L% h0 r& z  X- `( j5 F$ Q3 {4 U5 {
2.   * @{
   * C2 m# v9 ]  N* Z5 {+ h5 O
3.   */
   
4. #define  MPU_REGION_NO_ACCESS      ((uint8_t)0x00)
   
5. #define  MPU_REGION_PRIV_RW        ((uint8_t)0x01)
   
6. #define  MPU_REGION_PRIV_RW_URO    ((uint8_t)0x02)
   
7. #define  MPU_REGION_FULL_ACCESS    ((uint8_t)0x03)
   . I6 S) Q( O8 v, h" A2 s2 k0 c
8. #define  MPU_REGION_PRIV_RO        ((uint8_t)0x05)
   
9. #define  MPU_REGION_PRIV_RO_URO    ((uint8_t)0x06)

复制代码

23.5.3 RASR寄存器的TEX，C，B和S位
（注，这几个位非常重要，当前先了解知识点即可，下个章节专门讲解具体的作用）

) \  _9 u. S; y4 o$ ^7 DTEX，C，B和S的定义如下，这仅关注TEX = 0b000和0b001，其它的TEX配置基本用不到。
- K( `5 O% t8 R+ ?& I/ L  O
; y7 }5 G6 b# `) z5 r; g9 R

TEX用于配置Cache策略，支持如下四种情况，需要配合C和B位的配置才能实现。

6 Y; }' Z  G( L3 r, J$ K6 q+ DTEX对应的HAL库MPU参数给了三个，实际应用中仅用到前两个MPU_TEX_LEVEL0和MPU_TEX_LEVEL1

1. /** @defgroup CORTEX_MPU_TEX_Levels MPU TEX Levels
   
2.   * @{
   
3.   */
   
4. #define  MPU_TEX_LEVEL0    ((uint8_t)0x00)
   
5. #define  MPU_TEX_LEVEL1    ((uint8_t)0x01)
   & ]- i: I: N. h( O% L  r& M
6. #define  MPU_TEX_LEVEL2    ((uint8_t)0x02)

复制代码

6 y' e. a4 U2 Q) {) YC位对应的HAL库MPU参数如下，用于使能或者禁止Cache。
( C" E9 ]: C; a1 [2 z6 E- [
4 U' w8 e4 g$ ^9 C9 q; Q% ~

1. /** @defgroup CORTEX_MPU_Access_Cacheable CORTEX MPU Instruction Access Cacheable
   3 Q4 \' x" |! J$ v' X" ]" C
2.   * @{
   
3.   */
   9 B7 P. u; [/ c
4. #define  MPU_ACCESS_CACHEABLE         ((uint8_t)0x01)
   7 S. u6 {) W/ w4 j! T4 F
5. #define  MPU_ACCESS_NOT_CACHEABLE     ((uint8_t)0x00)

复制代码

B位对应的HAL库MPU参数如下，用于配合C位实现Cache模式下是否使用缓冲。
, @0 f3 I+ ^: D

1. /** @defgroup CORTEX_MPU_Access_Bufferable CORTEX MPU Instruction Access Bufferable
   7 p, l# A! h4 e! y5 V: E# a
2.   * @{
   
3.   */
   0 f! {" X: ^$ ?1 Z
4. #define  MPU_ACCESS_BUFFERABLE         ((uint8_t)0x01)
   
5. #define  MPU_ACCESS_NOT_BUFFERABLE     ((uint8_t)0x00)

复制代码

* _* Y0 E8 b7 Y4 HS位对应的HAL库MPU参数如下，用于解决多总线或者多核访问的共享问题。
4 l* j; H. J% J! w; C) Y
% D! a1 X; k2 ^# _& L- s

1. /** @defgroup CORTEX_MPU_Access_Shareable CORTEX MPU Instruction Access Shareable
   $ h$ {  i6 u! ]. @3 Z) H
2.   * @{
   % I7 ]: ^/ ^$ R' x
3.   */
   
4. #define  MPU_ACCESS_SHAREABLE        ((uint8_t)0x01)
   
5. #define  MPU_ACCESS_NOT_SHAREABLE    ((uint8_t)0x00)

复制代码

  i, I2 f3 n' [! }8 w23.5.4 RASR寄存器的SRD位
, s- X) P0 {. v2 t* k; D7 t这个位用于控制内存区的子区域，使用的是bit[15:8]，共计8个bit，一个bit控制一个子区域，0表示使能此子区域，1表示禁止此子区域。
3 Y/ P% g% }! f9 }) k- I
! G  I) S4 \8 r. z6 n% f一般情况，基本不使用子区域的禁止功能，所以配置HAL库的SubRegionDisable参数时，直接取值0x00即可，表示8个子区域均使能。
; O* a4 \4 S2 u$ v( V5 r7 R
2 G/ E8 P2 j$ A( f/ k23.5.5 RASR寄存器的SIZE位
SIZE位使用的是bit[5:1]，共计5个bit，可以表示2^5 = 32种大小。 对应的HAL库给出了可以配置的28个参数：
% T" l' T. r/ A

1. /** @defgroup CORTEX_MPU_Region_Size CORTEX MPU Region Size
   
2.   * @{
   2 ^+ y) K$ S8 J6 R8 Z* }  c
3.   */
   
4. #define   MPU_REGION_SIZE_32B      ((uint8_t)0x04)
   
5. #define   MPU_REGION_SIZE_64B      ((uint8_t)0x05)
   
6. #define   MPU_REGION_SIZE_128B     ((uint8_t)0x06)
   
7. #define   MPU_REGION_SIZE_256B     ((uint8_t)0x07)
   
8. #define   MPU_REGION_SIZE_512B     ((uint8_t)0x08)
   
9. #define   MPU_REGION_SIZE_1KB      ((uint8_t)0x09)
   
10. #define   MPU_REGION_SIZE_2KB      ((uint8_t)0x0A)
    
11. #define   MPU_REGION_SIZE_4KB      ((uint8_t)0x0B)
    
12. #define   MPU_REGION_SIZE_8KB      ((uint8_t)0x0C)
    , O) v4 C) O  M' |" S1 s1 m6 p  {
13. #define   MPU_REGION_SIZE_16KB     ((uint8_t)0x0D)
    
14. #define   MPU_REGION_SIZE_32KB     ((uint8_t)0x0E)
    
15. #define   MPU_REGION_SIZE_64KB     ((uint8_t)0x0F)
    + _) ~  N0 [$ w0 t4 ~
16. #define   MPU_REGION_SIZE_128KB    ((uint8_t)0x10)
    
17. #define   MPU_REGION_SIZE_256KB    ((uint8_t)0x11)
    
18. #define   MPU_REGION_SIZE_512KB    ((uint8_t)0x12)
    
19. #define   MPU_REGION_SIZE_1MB      ((uint8_t)0x13)
    
20. #define   MPU_REGION_SIZE_2MB      ((uint8_t)0x14)
    
21. #define   MPU_REGION_SIZE_4MB      ((uint8_t)0x15)
    
22. #define   MPU_REGION_SIZE_8MB      ((uint8_t)0x16)
    ' t* L# _$ n' p' S4 _
23. #define   MPU_REGION_SIZE_16MB     ((uint8_t)0x17)
    
24. #define   MPU_REGION_SIZE_32MB     ((uint8_t)0x18)
    8 S/ ?9 J/ M% S$ V0 i& ^: m2 i
25. #define   MPU_REGION_SIZE_64MB     ((uint8_t)0x19)
    " ~' o- v- h4 Z- V# P) |
26. #define   MPU_REGION_SIZE_128MB    ((uint8_t)0x1A)
    ( d: F; C8 {" v
27. #define   MPU_REGION_SIZE_256MB    ((uint8_t)0x1B)
    
28. #define   MPU_REGION_SIZE_512MB    ((uint8_t)0x1C)
    * q; i4 |# f) V+ O2 |) |4 G( s
29. #define   MPU_REGION_SIZE_1GB      ((uint8_t)0x1D)
    9 t; L6 i9 r4 F9 F% D5 G
30. #define   MPU_REGION_SIZE_2GB      ((uint8_t)0x1E)
    3 n* ?  _9 d* ?8 u& `! j, F3 |
31. #define   MPU_REGION_SIZE_4GB      ((uint8_t)0x1F)

复制代码

23.5.6 CTRL寄存器的各个位
控制寄存器各个位定义如下如下：

& b8 S' m' X* X+ }  i

9 T# z6 r) ^0 {1 ~" I8 z: j
) k* ~& g6 P# X6 f/ {! `23.6 MPU的配置函数
4 r( E$ Y* Q# {' D* ]' p3 M6 XHAL库的stm32h7xx_hal_cortex.c文件为MPU的配置提供了三个函数：
: a$ h1 W( _5 C2 `
  HAL_MPU_Disable
  HAL_MPU_Enable
8 K  O, x5 V( F. U7 w) a  HAL_MPU_ConfigRegion
( A4 B3 p' h! I5 I" h3 k

1 u$ D2 Q* ^& H2 E; ]% i6 p) J4 Z三个函数的使用都比较简单，但是要让配置的内存区最大限度的发挥性能是需要大量的经验积累和测试的。具体工程要具体分析。

+ Y8 ]1 G6 U' m/ q, D7 k- y23.6.1 函数HAL_MPU_Disable
函数原型：

! d/ E, ~8 N& c( U/ S" l; Z

1. void HAL_MPU_Disable(void)
   
2. {
   ! k# v$ _8 a* H
3.   /* Make sure outstanding transfers are done */
   1 F9 ]6 K- f" C' X0 r, S- t6 J  s! C( J& q
4.   __DMB();
   
5. 
   
6.   /* Disable fault exceptions */
   
7.   SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;
   
8. 
   - K' a2 c; G5 I: F0 b2 f
9.   /* Disable the MPU and clear the control register*/
   
10.   MPU->CTRL = 0;
    ' Y/ J9 X0 S# ]& `- V$ g
11. }

复制代码

6 p1 j. l1 @3 Z, G函数描述：

% T7 U4 V( T% d6 C8 L+ K. }7 s此函数用于禁止MPU。配置MPU前要优先调用此函数禁止MPU，然后才可以配置。

$ P# x& M6 s- K1 B& w23.6.2 函数HAL_MPU_Enable
函数原型：
% y  N  ^: ~# n0 l2 U

1. void HAL_MPU_Enable(uint32_t MPU_Control)
   
2. {
   
3.   /* Enable the MPU */
   
4.   MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;
   
5. 
   6 h9 c0 l: h; h  ^6 L* G, r6 {
6.   /* Enable fault exceptions */
   
7.   SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;
   
8. 
   ! i: O: ~  v. X$ v- j3 V( C- K* E
9.   /* Ensure MPU setting take effects */
   
10.   __DSB();
    ! _2 R6 ]+ n& F, z2 O4 R# N7 k
11.   __ISB();
    
12. }

复制代码

, O4 w5 F+ u! U$ G9 h1 Y. Z函数描述：
9 n! u  N! O  y, H
此函数用于使能MPU，一般情况使用参数MPU_PRIVILEGED_DEFAULT。
# Z4 R* M! r9 l+ b
函数参数：
! O1 \% G5 Q" D# [( k1 m
此函数支持以下几个参数：
+ l3 r+ e( Y# i7 d# @2 W5 e( Q
1、  MPU_HFNMI_PRIVDEF_NONE   ((uint32_t)0x00000000)

  此参数设置MPU的CTL控制寄存器的PRIVDEFENA位为0。
表示禁止了背景区，访问任何未使能MPU的区域均会造成内存异常MemFault。

  此参数设置MPU的CTL控制寄存器的HFNMIENA位为0。
表示NMI不可屏蔽中断服务程序和硬件异常中断服务程序执行期间会关闭MPU。

4 T  [6 ^3 ^- g- a. X4 I, b2、  MPU_HARDFAULT_NMI           ((uint32_t)0x00000002)
! X# |7 f, A1 ^& i! z" S' \
  此参数设置MPU的CTL控制寄存器的PRIVDEFENA位为0。
& L! V+ m4 @0 u4 g6 C1 y表示禁止了背景区，访问任何未使能MPU的区域均会造成内存异常MemFault。
' Z- f. {- V8 p5 @: P$ k
/ g: N# E. ]6 W( t7 `( x, Z4 H  此参数设置MPU的CTL控制寄存器的HFNMIENA位为1。
表示NMI不可屏蔽中断服务程序和硬件异常中断服务程序执行期间会保持继续开启MPU。

: Q" z  Q) c" \8 w. \3、  MPU_PRIVILEGED_DEFAULT      ((uint32_t)0x00000004)
; y0 O2 \7 |- j  z5 m; p  D0 a
  此参数设置MPU的CTL控制寄存器的PRIVDEFENA位为1。
表示使能了背景区，特权级模式可以正常访问任何未使能MPU的区域。
4 \7 f% M8 p2 i/ j" }7 ]. T
  此参数设置MPU的CTL控制寄存器的HFNMIENA位为0。
表示NMI不可屏蔽中断服务程序和硬件异常中断服务程序执行期间会关闭MPU。
5 m6 c2 e7 z4 L; |
4、  MPU_HFNMI_PRIVDEF           ((uint32_t)0x00000006)

  此参数设置MPU的CTL控制寄存器的PRIVDEFENA位为1。
表示禁止了背景区，访问任何未使能MPU的区域均会造成内存异常MemFault。

  此参数设置MPU的CTL控制寄存器的HFNMIENA位为1。
表示NMI不可屏蔽中断服务程序和硬件异常中断服务程序执行期间会保持继续开启MPU。

' ~8 z7 Q, k6 _) \+ Q: Q# s# u; T2 s23.6.3 函数HAL_MPU_ConfigRegion
函数原型：

) X/ ^1 B7 y# P' G: ]5 D

1. void HAL_MPU_ConfigRegion(MPU_Region_InitTypeDef *MPU_Init)
   
2. {
   
3.   /* Check the parameters */
   
4.   assert_param(IS_MPU_REGION_NUMBER(MPU_Init->Number));
   4 Y' y9 d: z+ b: N
5.   assert_param(IS_MPU_REGION_ENABLE(MPU_Init->Enable));
   
6. 
   # ]* T* A  y# J" a5 F+ ^7 |4 p
7.   /* Set the Region number */
   . l# d# W+ F  p+ x
8.   MPU->RNR = MPU_Init->Number;
   * c4 ]: X$ k2 v. T9 M& r! Z
9. 
   , y3 }0 |8 q! I' P
10.   if ((MPU_Init->Enable) != RESET)
    
11.   {
    . r; i% O+ k, f/ e, q2 B# w
12.     /* Check the parameters */
    
13.     assert_param(IS_MPU_INSTRUCTION_ACCESS(MPU_Init->DisableExec));
    
14.     assert_param(IS_MPU_REGION_PERMISSION_ATTRIBUTE(MPU_Init->AccessPermission));
    ) M, G9 _- z( I& c' F3 r, A
15.     assert_param(IS_MPU_TEX_LEVEL(MPU_Init->TypeExtField));
    # ?( i6 d4 L) f# j) f( |; F) w1 m
16.     assert_param(IS_MPU_ACCESS_SHAREABLE(MPU_Init->IsShareable));
    
17.     assert_param(IS_MPU_ACCESS_CACHEABLE(MPU_Init->IsCacheable));
    . {: F) `+ A! \7 {( F) o2 [
18.     assert_param(IS_MPU_ACCESS_BUFFERABLE(MPU_Init->IsBufferable));
    $ p" S4 h/ @0 U( e; c% X4 K
19.     assert_param(IS_MPU_SUB_REGION_DISABLE(MPU_Init->SubRegionDisable));
    
20.     assert_param(IS_MPU_REGION_SIZE(MPU_Init->Size));
    2 }1 W1 t# I( N' `( ?9 s
21. 
    
22.     MPU->RBAR = MPU_Init->BaseAddress;
    
23.     MPU->RASR = ((uint32_t)MPU_Init->DisableExec             << MPU_RASR_XN_Pos)   |
    
24.                 ((uint32_t)MPU_Init->AccessPermission        << MPU_RASR_AP_Pos)   |
    
25.                 ((uint32_t)MPU_Init->TypeExtField            << MPU_RASR_TEX_Pos)  |
    
26.                 ((uint32_t)MPU_Init->IsShareable             << MPU_RASR_S_Pos)    |
    
27.                 ((uint32_t)MPU_Init->IsCacheable             << MPU_RASR_C_Pos)    |
    7 b! v3 K- F4 E6 P
28.                 ((uint32_t)MPU_Init->IsBufferable            << MPU_RASR_B_Pos)    |
    
29.                 ((uint32_t)MPU_Init->SubRegionDisable        << MPU_RASR_SRD_Pos)  |
    ' F( [: j0 O6 k
30.                 ((uint32_t)MPU_Init->Size                    << MPU_RASR_SIZE_Pos) |
    6 o5 g' a3 q! ]# T
31.                 ((uint32_t)MPU_Init->Enable                  << MPU_RASR_ENABLE_Pos);
      p3 W4 k$ A8 Y% g. z- X7 e( \
32.   }
    7 P6 y' y; p* e$ S! i
33.   else
    * u9 G0 j: t8 X& ^+ k/ T' z
34.   {
    1 s; K% G; w5 d( O7 F9 y7 h
35.     MPU->RBAR = 0x00;
    0 {9 ^0 x5 A, H- E
36.     MPU->RASR = 0x00;
    8 V: m' [+ b, s/ P) x% u3 d
37.   }
    " \( P& }# Z; s; s# K
38. }

复制代码

3 q, X) Q6 |( |, {5 P4 W, g函数描述：
, f6 {! V7 W; h
此函数用于配置MPU。
8 C+ l5 S8 s7 R- Y
! s. n; \- ?/ S9 D" w$ w5 l函数参数：

1 J% M& y* i" ]6 f' E& g9 m此函数的形参是一个MPU_Region_InitTypeDef类型的结构体变量，定义如下：
/ [7 ^& j9 o2 ^. a: U  s

1. typedef struct
   : W2 C7 B" G" \* z- U1 m. D/ G
2. {
   
3.   uint8_t                Enable;            
   2 N2 S# A% @  L& E& a+ Z
4.   uint8_t                Number;               
   
5.   uint32_t               BaseAddress;        
   : _0 N- ^7 V" I! U8 K. x' Z
6.   uint8_t                Size;                 
   . G/ T5 Y" H5 j: y( I' u. R
7.   uint8_t                SubRegionDisable;     
   ; Y: a- X" @4 m- L( n3 x0 f& V6 V) B
8.   uint8_t                TypeExtField;         
   " O' T. A" z% B
9.   uint8_t                AccessPermission;   
   
10.   uint8_t                DisableExec;           
    
11.   uint8_t                IsShareable;         
    
12.   uint8_t                IsCacheable;         
    
13.   uint8_t                IsBufferable;        
    
14. }MPU_Region_InitTypeDef;

复制代码

除了参数Number和BaseAddress，其它几个参数在本章23.5小节进行了说明。
; G. k6 c, W& L: q8 ]! w
  结构体成员Number

" E/ A6 Q! A" j1 C- D这个成员是用来设置内存区序号的，用户配置的时候，推荐从Number0开始配置，最多到Number15，共计16个。对应的HAL库参数如下：

( r9 `* H! n$ `6 m  \2 v- Y# v

1. /** @defgroup CORTEX_MPU_Region_Number CORTEX MPU Region Number
   ; A3 c8 ^$ K+ q2 Y# g
2.   * @{
   
3.   */
   8 U  Q" }8 K0 M& t
4. #define  MPU_REGION_NUMBER0    ((uint8_t)0x00)
   
5. #define  MPU_REGION_NUMBER1    ((uint8_t)0x01)
   ( I; [& y8 D& l% c: l: }
6. #define  MPU_REGION_NUMBER2    ((uint8_t)0x02)
   
7. #define  MPU_REGION_NUMBER3    ((uint8_t)0x03)
   
8. #define  MPU_REGION_NUMBER4    ((uint8_t)0x04)
   5 C3 G5 E  m# t) A
9. #define  MPU_REGION_NUMBER5    ((uint8_t)0x05)
   
10. #define  MPU_REGION_NUMBER6    ((uint8_t)0x06)
    7 A% Y+ d3 J& I4 W! N7 T& h: L& W
11. #define  MPU_REGION_NUMBER7    ((uint8_t)0x07)
    7 x, d. R4 ]6 X# D
12. #define  MPU_REGION_NUMBER8    ((uint8_t)0x08)
    
13. #define  MPU_REGION_NUMBER9    ((uint8_t)0x09)
    
14. #define  MPU_REGION_NUMBER10   ((uint8_t)0x0A)
    
15. #define  MPU_REGION_NUMBER11   ((uint8_t)0x0B)
    
16. #define  MPU_REGION_NUMBER12   ((uint8_t)0x0C)
    " e4 B3 e; p# g% U6 K
17. #define  MPU_REGION_NUMBER13   ((uint8_t)0x0D)
    
18. #define  MPU_REGION_NUMBER14   ((uint8_t)0x0E)
    6 ]# ]4 A6 k, y( }8 ^. v+ [
19. #define  MPU_REGION_NUMBER15   ((uint8_t)0x0F)

复制代码

, w+ w8 I5 g) ?/ D* U4 g  结构体成员BaseAddress

: M7 o! \- E9 e5 P; d' @这个结构体成员用来设置内存区的首地址。这个参数跟结构体成员Size的配置是比较考究的，一定要保证首地址跟内存区的大小对齐，比如配置的是64KB大小的内存区，那么设置的首地址务必是64KB对齐的，也就是这个地址对64KB，即0x00010000求余数等于0，切记。
. n+ D. t( b6 Y$ j# ?
" e( u! P0 r" B  u使用举例：
7 }5 b; ]2 o4 i5 s2 L* W
下面配置了两组。
( L; ]/ l( N5 Y  Q2 u7 S

1. /*
   
2. *********************************************************************************************************
   
3. *        函 数 名: MPU_Config
   ' n' R; p6 g; _& p) M! g! w
4. *        功能说明: 配置MPU
   
5. *        形    参: 无
   
6. *        返 回 值: 无
   
7. *********************************************************************************************************
   6 o$ N& x$ U- V9 {( Y" K& j
8. */
   ! |6 N1 U% E/ r+ P4 f
9. static void MPU_Config( void )
   
10. {
    
11.         MPU_Region_InitTypeDef MPU_InitStruct;
    
12. 
    
13.         /* 禁止 MPU */
    8 K' h; ?6 P. y! i
14.         HAL_MPU_Disable();
    ( b6 }9 N  F  t: h) A7 F
15. 
    
16.         /* 配置AXI SRAM的MPU属性为Write back, Read allocate，Write allocate */
    
17.         MPU_InitStruct.Enable           = MPU_REGION_ENABLE;
    
18.         MPU_InitStruct.BaseAddress      = 0x24000000;
    
19.         MPU_InitStruct.Size             = MPU_REGION_SIZE_512KB;
    
20.         MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    + j* K4 l; h2 E- G3 J0 r
21.         MPU_InitStruct.IsBufferable     = MPU_ACCESS_BUFFERABLE;
    7 a- B2 ^3 ~' N2 \- B
22.         MPU_InitStruct.IsCacheable      = MPU_ACCESS_CACHEABLE;
    
23.         MPU_InitStruct.IsShareable      = MPU_ACCESS_NOT_SHAREABLE;
    ' ]; ~, o8 ~6 M
24.         MPU_InitStruct.Number           = MPU_REGION_NUMBER0;
    
25.         MPU_InitStruct.TypeExtField     = MPU_TEX_LEVEL1;
    " ?3 w0 ]: c$ ~" R0 ?
26.         MPU_InitStruct.SubRegionDisable = 0x00;
    0 H! _5 I& K6 c; \3 Z2 C- x
27.         MPU_InitStruct.DisableExec      = MPU_INSTRUCTION_ACCESS_ENABLE;
    8 o; H# c% O* x* C$ ?! H
28. 
    
29.         HAL_MPU_ConfigRegion(&MPU_InitStruct);
    * ]1 I: @& |$ Y- I
30.         
    
31.         
    
32.         /* 配置FMC扩展IO的MPU属性为Device或者Strongly Ordered */
    
33.         MPU_InitStruct.Enable           = MPU_REGION_ENABLE;
    2 \+ ^0 A# i) J
34.         MPU_InitStruct.BaseAddress      = 0x60000000;
    
35.         MPU_InitStruct.Size             = ARM_MPU_REGION_SIZE_64KB;        
    
36.         MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
      `2 c; k& Z9 A
37.         MPU_InitStruct.IsBufferable     = MPU_ACCESS_BUFFERABLE;
    ; W% W; W1 k" b
38.         MPU_InitStruct.IsCacheable      = MPU_ACCESS_NOT_CACHEABLE;        
    , n* D) G1 V6 ?  ~4 Y6 z
39.         MPU_InitStruct.IsShareable      = MPU_ACCESS_NOT_SHAREABLE;
    . V( J) G$ e0 `- E4 b, }
40.         MPU_InitStruct.Number           = MPU_REGION_NUMBER1;
    
41.         MPU_InitStruct.TypeExtField     = MPU_TEX_LEVEL0;
    7 ~8 B8 a" g9 Y8 Y+ }- I+ \3 \' c
42.         MPU_InitStruct.SubRegionDisable = 0x00;
    , n& ~  d1 t0 I  [) C$ x
43.         MPU_InitStruct.DisableExec      = MPU_INSTRUCTION_ACCESS_ENABLE;
    7 h6 x! e' v/ O& F/ Y$ U! c
44.         
    / w8 V* C0 N. J0 t
45.         HAL_MPU_ConfigRegion(&MPU_InitStruct);
    
46. 
    
47.         /*使能 MPU */
    0 R7 t2 a  J3 m/ P# U6 O
48.         HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
    - ?# q& H8 G; ?0 }
49. }

复制代码

23.7 总结
本章节就为大家讲解这么多，还是本章开头那句话，可能有些知识点无法一下子就搞明白，在学习了后续章节的各种应用后，会有一个较深的认识。
' J3 c) i; t! W

6 c( z4 w, N* [) V