【认识STM32】
+ W3 V/ n; g1 S* E% i% o5 n
* g7 x  I" f: W  {# u0 ~/ H
/ T3 h7 W: n0 u
F1 代表了基础型，基于 Cortex-M3 内核，主频为72MHZ，F4 代表了高性能，基于 Cortex-M4 内核，主频 180M。
7 t( v4 ]- h. H- V. V

, ]/ Q1 t8 e: c. N3 B" R+ w, {
【GPIO外设】
一、GPIO的八种工作模式
1、上拉输入：IO口在无输入的情况下，保持高电平。
) l* G# ^: v) b4 ?
: q" S0 U1 N& K2、下拉输入：IO口在无输入的情况下，保持低电平。

3、浮空输入：浮空输入状态下，IO的电平状态是不确定的，完全由外部输入决定，如果在该引脚悬空的情况下，读取该端口的电平是不确定的。
4 n- O6 \' S& U5 {; @# B% e( ~4 s; U
4、模拟输入：输入信号不经施密特触发器直接接入，输入信号为模拟量而非数字量，其余输入方式输入数字量。
( X* J4 P1 d0 k( y8 a
5、推挽输出：可以输出高、低电平，连接数字器件；推挽结构一般是指两个三极管分别受两个互补信号的控制，总是在一个三极管导通的时候另一个截止。高低电平由IC的电源决定。导通损耗小、效率高。输出既可以向负载灌电流，也可以从负载抽取电流。推拉式输出级既提高电路的负载能力，又提高开关速度。

6、开漏输出：输出端相当于三极管的集电极，要得到高电平状态需要上拉电阻才行。适合于做电流型的驱动，其吸收电流的能力相对强（一般20mA以内）。开漏形式的电路有以下几个特点：

" ~* O  m) B9 a- y0 T' r; `（1）利用外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经上拉电阻、MOSFET到GND。IC内部仅需很小的栅极驱动电流。

$ b% v0 R6 Z/ Q" v) u7 p（2）一般来说，开漏是用来连接不同电平的器件，匹配电平用的，因为开漏引脚不连接外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电阻，很好的一个优点是通过改变上拉电源的电压，便可以改变传输电平。比如加上上拉电阻就可以提供TTL/CMOS电平输出等。（上拉电阻的阻值决定了逻辑电平转换的速度。阻值越大，速度越低功耗越小，所以负载电阻的选择要兼顾功耗和速度。）
2 ]2 h! `) V% F: ?" |& e. s5 z
（3）开漏输出提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。
+ G& D% ~& d; u% d* z' I1 R" [0 M7 C1 `: M
（4）可以将多个开漏输出连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系，即“线与”。可以简单的理解为：在所有引脚连在一起时，外接一上拉电阻，如果有一个引脚输出为逻辑0，相当于接地，与之并联的回路“相当于被一根导线短路”，所以外电路逻辑电平便为0，只有都为高电平时，与的结果才为逻辑1。
" p7 j& q- E: X
3 I( H! h# T* i' b7、复用推挽输出：此时IO受内部外设控制，比如定时器的PWM,比如SPI的MOSI,MISO等。 而普通的推挽输出，则IO受ODR控制。
. w0 P( o8 w1 ?' ?
9 h" T' @6 o4 z. c' l2 H8、复用开漏输出：参考复用推挽。
7 ~, ]) p. {$ Z* O  b
二、总结在STM32中选用IO模式
1、浮空输入GPIO_IN_FLOATING ——浮空输入，可以做KEY识别，RX1。
' @; H2 B" }: [/ H5 L/ k
2、带上拉输入GPIO_IPU——IO内部上拉电阻输入。

1 A2 i1 Y" l) Y, }; L$ p2 \3、带下拉输入GPIO_IPD—— IO内部下拉电阻输入。
' P+ J+ v+ i# c1 p
4、模拟输入GPIO_AIN ——应用ADC模拟输入，或者低功耗下省电。
' p- M8 K4 b' S
5、开漏输出GPIO_OUT_OD ——IO输出0接GND，IO输出1，悬空，需要外接上拉电阻，才能实现输出高电平。当输出为1时，IO口的状态由上拉电阻拉高电平，但由于是开漏输出模式，这样IO口也就可以由外部电路改变为低电平或不变。可以读IO输入电平变化，实现C51的IO双向功能。
( y1 d" Q$ Z) b, n9 V0 ^
( ~& ?, D8 ]' J6、推挽输出GPIO_OUT_PP ——IO输出0-接GND， IO输出1 -接VCC，读输入值是未知的。

7 Q7 |/ i2 z. f2 @$ e! b7、复用功能的推挽输出GPIO_AF_PP ——片内外设功能（I2C的SCL,SDA）。
( h# s9 C- X' i' U2 z$ R5 {( v
9 h8 F0 m; J* h' H1 w, U/ i8、复用功能的开漏输出GPIO_AF_OD——片内外设功能（TX1,MOSI,MISO.SCK.SS）。

3 W9 s" N9 t" Q) u/ v8 l/ @【RCC时钟】
RCC时钟的主要作用：设置系统时钟 SYSCLK 、设置 AHB 分频因子（决定 HCLK 等于多少）、设置 APB2 分频因子（决定 PCLK2 等于多少）、设置 APB1 分频因子（决定 PCLK1 等于多少）、设置各个外设的分频因子；控制 AHB 、 APB2 和 APB1 这三条总线时钟的开启、控制每个外设的时钟的开启。 对于 SYSCLK、HCLK、PCLK2、PCLK1 这四个时钟的配置一般是：PCLK2 = HCLK = SYSCLK=PLLCLK = 72M， PCLK1=HCLK/2 = 36M。（以stm32f103vet6为例）

; V  ]# }) _, A- N3 L
/ S( X/ E6 \9 S$ ~  N. S
使用HSE时，设置系统时钟的步骤
* 1、开启HSE ，并等待 HSE 稳定
; o2 b) N- t# \ * 2、设置 AHB、APB2、APB1的预分频因子
; F) w, \+ o+ n* u) A * 3、设置PLL的时钟来源，和PLL的倍频因子，设置各种频率主要就是在这里设置
; b+ f2 W4 ?6 ^- _0 d0 J; ]8 { * 4、开启PLL，并等待PLL稳定
( a/ B3 r# {' W( l * 5、把PLLCK切换为系统时钟SYSCLK
1 U& @' J- Z6 F, X$ f/ { * 6、读取时钟切换状态位，确保PLLCLK被选为系统时钟
- g, v- y6 }) G& o
. h; }* \+ V5 \; e* [! b
% F/ R4 _0 ^7 C  Z【NVIC是嵌套向量中断控制器】
1 q! B! {. ]3 W$ d( C一、优先级定义
6 g% C+ T; d  ~( F在 NVIC 有一个专门的寄存器：中断优先级寄存器 NVIC_IPRx，用来配置外部中断的优先级，IPR 宽度为 8bit，原则上每个外部中断可配置的优先级为 0~255，数值越小，优先级越高。但是绝大多数 CM3 芯片都会精简设计，以致实际上支持的优先级数减少，在 F103 中，只使用了高 4bit，用于表达优先级的这 4bit，又被分组成抢占优先级和子优先级。如果有多个中断同时响应，抢占 优先级高的就会抢占抢占优先级低的优先得到执行，如果抢占优先级相同，就比较子优先级。如果抢占优先级和子优先级都相同的话，就比较他们的硬件中断编号，编号越小，优先级越高。
7 C+ P6 ]! [1 c1 _
, s' _( m' o: X% G
% {0 ^, z6 y8 H% g; S( R
二、优先级分组
优先级的分组由内核外设 SCB 的应用程序中断及复位控制寄存器 AIRCR 的 PRIGROUP[10:8] 位 决定，F103 分为了 5 组，具体如下：主优先级 = 抢占优先级。


' q! \' i. U0 x8 |
【EXTI外部中断/事件控制器】
9 Z$ A" f4 f; pEXTI（External interrupt/event controller）—外部中断/事件控制器，管理了控制器的 20 个中断/事 件线。每个中断/事件线都对应有一个边沿检测器，可以实现输入信号的上升沿检测和下降沿的检测。EXTI 可以实现对每个中断/事件线进行单独配置，可以单独配置为中断或者事件，以及触 发事件的属性。
; `, ]/ j# n  ~( O0 g$ @
* L- Y; {* N- R8 G8 P, S【SysTick系统定时器】
) _4 R) i" T/ T2 V/ U9 qSysTick—系统定时器是属于 CM3 内核中的一个外设，内嵌在 NVIC 中。系统定时器是一个 24bit 的向下递减的计数器，计数器每计数一次的时间为 1/SYSCLK，一般我们设置系统时钟 SYSCLK 等于 72M。当重装载数值寄存器的值递减到 0 的时候，系统定时器就产生一次中断，以此循环往 复。
0 \: e& f7 [' v: ]# e* r
; ^5 {- `( `4 J【通讯的基本概念】
一、串行通讯与并行通讯
8 E& }2 H7 v) h+ t  v按数据传送的方式，通讯可分为串行通讯与并行通讯，串行通讯是指设备之间通过少量数据信号线 (一般是 8 根以下)，地线以及控制信号线，按数据位形式一位一位地传输数据的通讯方式。而并行通讯一般是指使用 8、16、32 及 64 根或更多的数据线进行传输的通讯方式。

6 t8 ?" p& {3 s) J, S( o- D
$ s: J) |2 i1 w
二、全双工、半双工及单工通讯
  R* k/ y5 ?0 f& x$ R根据数据通讯的方向，通讯又分为全双工、半双工及单工通讯，它们主要以信道的方向来区。

* o/ W2 p# J' b! }  O

+ \1 I/ R* m& O, s8 m4 m) ~4 y三、同步通讯与异步通讯
根据通讯的数据同步方式，又分为同步和异步两种，可以根据通讯过程中是否有使用到时钟信号。
: B. Y" ?+ K5 Z8 Q5 g+ i
在同步通讯中，收发设备双方会使用一根信号线表示时钟信号，在时钟信号的驱动下双方进行协 调，同步数据，见图同步通讯 。通讯中通常双方会统一规定在时钟信号的上升沿或下降沿对数 据线进行采样。
) F0 n) i. @/ l3 E2 v/ U! S


* ?( A9 P8 I+ B! G- }. D在异步通讯中不使用时钟信号进行数据同步，它们直接在数据信号中穿插一些同步用的信号位， 或者把主体数据进行打包，以数据帧的格式传输数据，见图某种异步通讯 ，某些通讯中还需要双方约定数据的传输速率，以便更好地同步。
. j$ p9 ]% C' P3 Q
$ I! W) Y* @' _( j& d( F
& z1 W7 n3 l" P6 \, {0 k, o
" h+ [9 @4 g7 ]. T: s! A6 @! c在同步通讯中，数据信号所传输的内容绝大部分就是有效数据，而异步通讯中会包含有帧的各种标识符，所以同步通讯的效率更高，但是同步通讯双方的时钟允许误差较小，而异步通讯双方的时钟允许误差较大。
5 h7 F: h3 k+ W8 L- z
四、通讯速率
衡量通讯性能的一个非常重要的参数就是通讯速率，通常以比特率 (Bitrate) 来表示，即每秒钟传输的二进制位数，单位为比特每秒 (bit/s)。容易与比特率混淆的概念是“波特率”(Baudrate)，它表示每秒钟传输了多少个码元。通讯中常用时间间隔相同的符号来表示一个二进制数字，这样的信号称为码元。

例：常见的通讯传输中，用 0V 表示数字 0，5V 表示数字 1，那么一个码元可以表示两种状态 0 和 1，所以一个码元等于一个二进制比特位，此时波特率的大小与比特率一致；如果在通讯传输中，有 0V、2V、4V 以及 6V 分别表示二进制数 00、01、10、11，那么每个码元可以表示四种状态，即两个二进制比特位，所以码元数是二进制比特位数的一半，这个时候的波特率为比特率的一半。因为很多常见的通讯中一个码元都是表示两种状态，人们常常直接以波特率来表示比特率。
# W* [( ]3 s" c- C
【串口通讯】
1 T$ t/ h, H' b, o; @5 E+ {7 o一、物理层：
串口通讯的物理层有很多标准及变种，我们主要讲解 RS-232 标准。
+ p8 }5 h% e* J* z0 D. d& Q/ v) W


根据通讯使用的电平标准不同，串口通讯可分为 TTL 标准及 RS-232 标准。
; V2 }: }. |8 r5 V; d! o

) S0 C5 u) L7 N4 |: i7 M2 H( [
% d( m( S( q* d' m# C8 ?2 Y  \" X TTL 的电平标准，理想状态下，使用 5V 表示二进制逻辑 1，使用 0V 表示逻辑 0；而为了增加串口通讯的远距离传输及抗干扰能力，它使用-15V 表示逻辑 1，+15V 表示逻辑 0，即RS232。

* j# ?& a2 N' [因为控制器一般使用 TTL 电平标准，所以常常会使用 MA3232 芯片对 TTL 及 RS-232 电平的信号进行互相转换。

在目前的其它工业控制使用的串口通讯中，一般只使用 RXD、TXD 以及 GND 三条信号线，直接传输数据信号，而 RTS、CTS、DSR、DTR 及 DCD 信号都被裁剪掉了。
6 X7 j7 d: f; V2 s! L! v6 N
二、协议层
8 Z. I) k; \( F, ~+ F串口通讯的数据包由发送设备通过自身的 TXD 接口传输到接收设备的 RXD 接口。在串口通讯的协议层中，规定了数据包的内容，它由启始位、主体数据、校验位以及停止位组成，通讯双方的数据包格式要约定一致才能正常收发数据。
: g$ a/ V( C' K: l# W
9 T5 W; g* Y1 V& a; U

, ?5 l! T, E7 \: @, q& G波特率：串口异步通讯，异步通讯中由于没有时钟信号 (如前面讲解的 DB9 接口中是 没有时钟信号的)，所以两个通讯设备之间需要约定好波特率，即每个码元的长度，以便对信号 进行解码，图串口数据包的基本组成 中用虚线分开的每一格就是代表一个码元。常见的波特率为 4800、9600，115200 等。

通讯的起始和停止信号：串口通讯的一个数据包从起始信号开始，直到停止信号结束。数据包的起始信号由一个逻辑 0 的数据位表示，而数据包的停止信号可由 0.5、1、1.5 或 2 个逻辑 1 的数据位表示。
! }7 S0 a$ c7 @. F8 I2 Y. I
" i' ~% L9 T1 n  G1 t6 `有效数据：在数据包的起始位之后紧接着的就是要传输的主体数据内容，也称为有效数据，有效数据的长度常被约定为 5、6、7 或 8 位长。

数据校验：在有效数据之后，有一个可选的数据校验位。由于数据通信相对更容易受到外部干扰导致传输数据出现偏差，可以在传输过程加上校验位来解决这个问题。校验方法有奇校验 (odd)、偶校验 (even)、0 校验 (space)、1 校验 (mark) 以及无校验 (noparity)。

  g& k/ L0 b: l0 @【I2C】
! s4 Q  g7 A8 j% V2 kI2C 通讯协议 (Inter － Integrated Circuit) 是由 Phiilps 公司开发的，由于它引脚少，硬件实现简单， 可扩展性强，不需要 USART、CAN 等通讯协议的外部收发设备。

一、物理层
6 I$ J; t. G5 v. y2 J8 ~! l/ I1、I2C 通讯设备之间的常用连接方式：

# m. D% F! c, G" C# [1 S% x
) w0 }, w+ y8 V% n3 D1 L
8 s: n/ I: H; E- Z4 e3 J+ \  a, ]它的物理层有如下特点：

(1) 它是一个支持设备的总线。“总线”指多个设备共用的信号线。在一个 I2C 通讯总线中，可连接多个 I2C 通讯设备，支持多个通讯主机及多个通讯从机。

2 k  |. L% {. H" ?! ?* `+ Y  {* R" Y(2) 一个 I2C 总线只使用两条总线线路，一条双向串行数据线 (SDA) ，一条串行时钟线 (SCL)。数 据线即用来表示数据，时钟线用于数据收发同步。

1 x% I8 W6 f, M. }(3) 每个连接到总线的设备都有一个独立的地址，主机可以利用这个地址进行不同设备之间的访问。
5 v. [. F: J& c! \9 o
(4) 总线通过上拉电阻接到电源。当 I2C 设备空闲时，会输出高阻态，而当所有设备都空闲，都 输出高阻态时，由上拉电阻把总线拉成高电平。
" f7 U' f! @- y3 L8 P
(5) 多个主机同时使用总线时，为了防止数据冲突，会利用仲裁方式决定由哪个设备占用总线。

(6) 具有三种传输模式：标准模式传输速率为 100kbit/s ，快速模式为 400kbit/s ，高速模式下可达 3.4Mbit/s，但目前大多 I2C 设备尚不支持高速模式。

- S. {7 e9 U8 z% O( H4 S- H# X1 u+ J(7) 连接到相同总线的 IC 数量受到总线的最大电容 400pF 限制。
6 U& Q. b8 q7 V2 ]; [
, m* Q) z4 Y3 |0 B二、协议层
1、I2C 基本读写过程
2 O) A0 Y, W$ P% ~


! j% q; |% e. S( l$ y" ?8 k# P

2、通讯的起始和停止信号
9 I- }9 T8 _7 p+ ~1 O
当 SCL 线是高电平时 SDA 线从高电平向低电平切换，这个情况表示通讯的起始。当 SCL 是高电平时 SDA 线由低电平向高电平切换，表示通讯的停止。起始和停止信号一般由主机产生。

8 l' A$ ]: n  e# O# d) F; Y

( S) Y& j! j' d% U; @5 i2、 数据有效性
" E0 G: w8 b) q3 Y
SDA 数据线在 SCL 的每个时钟周期传输一位数据。传输时，SCL 为高电平的时候 SDA 表示的数据有效，即此时的 SDA 为高电平时表示数据“1”，为低电平时表示数据“0”。当 SCL 为低电平时，SDA的数据无效，一般在这个时候 SDA 进行电平切换，为下一次表示数据做好准备。

. Z3 d+ c* g3 ]
# d9 ]& I8 x$ j1 _/ C
每次数据传输都以字节为单位，每次传输的字节数不受限制。

3、地址及数据方向

I2C 协议规定设备地址可以是 7 位或 10 位，实际中 7 位的地址应用比较广泛。紧跟设备地址的一个数据位用来表示数据传输方向，它是数据方向位 (R/)，第 8 位或第 11 位。数据方向位为“1”时表示主机由从机读数据，该位为“0”时表示主机向从机写数据。
9 ]6 ]7 b; {$ s* u7 b% R) b' p: G


# J3 s0 m1 N3 g0 }  G2 U' F# C5 I读数据方向时，主机会释放对 SDA 信号线的控制，由从机控制 SDA 信号线，主机接收信号，写 数据方向时，SDA 由主机控制，从机接收信号。
& X& y, _4 B1 [; r
4、响应
7 `9 f; W% p$ ~. U6 u9 |  G2 g
# z( x/ y% t* [作为数据接收端时，当设备 (无论主从机) 接收到 I2C 传输的一个字节数据或地址后，若希望对方继续发送数据，则需要向对方发送“应答 (ACK)”信号，发送方会继续发送下一个数据；若接收端 希望结束数据传输，则向对方发送“非应答 (NACK)”信号，发送方接收到该信号后会产生一个 停止信号，结束信号传输。



传输时主机产生时钟，在第 9 个时钟时，数据发送端会释放 SDA 的控制权，由数据接收端控制 SDA，若 SDA 为高电平，表示非应答信号 (NACK)，低电平表示应答信号 (ACK)。

【SPI】
7 t) T1 Z6 C1 Z' g( z0 a+ o5 {SPI 协议是由摩托罗拉公司提出的通讯协议 (Serial Peripheral Interface)，即串行外围设备接口，是 一种高速全双工的通信总线。它被广泛地使用在 ADC、LCD 等设备与 MCU 间，要求通讯速率 较高的场合。
0 ]' D  R6 b& X  c
一、SPI物理层
SPI 通讯设备之间的常用连接方式：SPI 通讯使用 3 条总线及片选线，3 条总线分别为 SCK、MOSI、MISO，片选线NSS。(SPI 通讯以 NSS 线置低电平为开始信号，以 NSS 线被拉高作为结束信号)



二、协议层
1、SPI 通讯的通讯时序
& F' B% n* @! }
% A3 e  }* u$ m3 f: X. I
. K" f% _3 k$ ?
# v6 |' k! s8 ^' j+ W+ A$ ~2、通讯的起始和停止信号

NSS 信号线由高变低，是 SPI 通讯的起始信号。NSS 是每个从机各自独占的信号线，当从机在自己的 NSS 线检测到起始信号后，就知道自己被主机选中了，开始准备与主机通讯。NSS 信号由低变高，是 SPI 通讯的停止信号，表示本次通讯结束，从机的选中状态被取消。

; G- p; P: \3 \# c% m- l0 q3、数据有效性
$ e# @1 M, P5 }$ f4 F
MOSI 及 MISO 的数据在 SCK 的上升沿期间变化输出，在 SCK 的下降沿时被采样。即在 SCK 的下降沿时刻，MOSI 及 MISO 的数据有效，高电平时表示数据“1”，为低电平时表示数据“0”。在其它时刻，数据无效，MOSI 及 MISO 为下一次表示数据做准备。
8 x* U) ]! f! U. W9 b
SPI 每次数据传输可以 8 位或 16 位为单位，每次传输的单位数不受限制。

数据传输时，MSB先行或 LSB 先行并没有作硬性规定，但要保证两个 SPI 通讯设备之间使用同样的协定，一般都会采用图 SPI 通讯时序 中的 MSB 先行模式。

4、CPOL/CPHA 及通讯模式
; ?' j/ v3 n5 G
时钟极性 CPOL 是指 SPI 通讯设备处于空闲状态时，SCK 信号线的电平信号 (即 SPI 通讯开始前、 NSS 线为高电平时 SCK 的状态)。CPOL=0 时，SCK 在空闲状态时为低电平，CPOL=1 时，则相反。
# O( L8 _; ?1 c$ O9 i( W$ t
时钟相位 CPHA 是指数据的采样的时刻，当 CPHA=0 时，MOSI 或 MISO 数据线上的信号将会在 SCK 时钟线的“奇数边沿”被采样。当 CPHA=1 时，数据线在 SCK 的“偶数边沿”采样。
. z. X$ o% H" T( v) p# p9 U
* {+ K- d/ A, S4 ~# P由 CPOL 及 CPHA 的不同状态，SPI 分成了四种模式，见表 SPI 的四种模式 ，主机与从机需要工 作在相同的模式下才可以正常通讯，实际中采用较多的是“模式 0”与“模式 3”

% d9 G3 M6 k3 H) v- a* I' a
1 _" l1 o. \' {! n3 h1 n
【DMA直接存储区访问】
) v: X# M; j9 t6 {5 V1 ]* v5 v! UDMA(Direct Memory Access)—直接存储器存取，是单片机的一个外设，它的主要功能是用来搬数 据，但是不需要占用 CPU，即在传输数据的时候，CPU 可以干其他的事情，好像是多线程一样。 数据传输支持从外设到存储器或者存储器到存储器。

DMA 控制器包含了 DMA1 和 DMA2，其中 DMA1 有 7 个通道，DMA2 有 5 个通道，这里的通道 可以理解为传输数据的一种管道。要注意的是 DMA2 只存在于大容量的单片机中。
, }) l$ d! o5 U  l. H" T
! U' Y6 `* K: p) b) l* {% J【常用存储器】
5 Z" g; L! i. `. a3 S5 `: s一、存储器种类



存储器按其存储介质特性主要分为“易失性存储器”和“非易失性存储器”两大类。其中的“易失/非易失”是指存储器断电后，它存储的数据内容是否会丢失的特性。

二、易失性存储器——RAM 存储器
RAM 是“Random Access Memory”的缩写，被译为随机存储器。所谓“随机存取”，指的是当存 储器中的消息被读取或写入时，所需要的时间与这段信息所在的位置无关。
7 {- M5 q# W& g
1、DRAM动态随机存储器

5 d% W/ V- F3 \4 q8 e6 ~6 W) gDRAM 的存储单元以电容的电荷来表示数据，有电荷代表 1，无电荷代表 0。但时间一长，代表 1 的电容会放电，代表 0 的电容会吸收电荷，因此它需要定期刷新操作，这就是“动态 (Dynamic)”一词所形容的特性。
0 ?0 d2 N3 i" E5 V/ D. y# W+ k
* L! W6 e9 s' U! I% x2、SRAM静态随机存储器
8 e8 T  w) _+ ?9 G4 v. B
: q/ Z! k: V3 f6 Z6 }静态随机存储器 SRAM 的存储单元以锁存器来存储数据，见图 SRAM 存储单元 。这种电路结构 不需要定时刷新充电，就能保持状态 (当然，如果断电了，数据还是会丢失的)，所以这种存储器 被称为“静态 (Static)”RAM。


% O: n4 ?. s4 [4 ^9 g! J8 H
三、非易失性存储器
1、ROM 存储器：ROM 是“Read Only Memory”的缩写，意为只能读的存储器。由于技术的发展，后来设计出了可以方便写入数据的 ROM，而这个“Read Only Memory”的名称被沿用下来了。

MASK ROM：MASK(掩膜) ROM 就是正宗的“Read Only Memory”，存储在它内部的数据是在出厂时使用特殊工艺固化的，生产后就不可修改，其主要优势是大批量生产时成本低。

$ {) w" o2 m5 Y" @OTPROM：OTPROM(One Time Programable ROM) 是一次可编程存储器。这种存储器出厂时内部并没有资料，用户可以使用专用的编程器将自己的资料写入，但只能写入一次，被写入过后，它的内容也不可再修改。

EPROM：EPROM(Erasable Programmable ROM) 是可重复擦写的存储器，它解决了 PROM 芯片只能写入一次的问题。这种存储器使用紫外线照射芯片内部擦除数据，擦除和写入都要专用的设备。现在这种存储器基本淘汰，被 EEPROM 取代。

4 D6 A9 y' U. }4 ^- |EEPROM：EEPROM(Electrically Erasable Programmable ROM) 是电可擦除存储器。EEPROM 可以重复擦写，它的擦除和写入都是直接使用电路控制，不需要再使用外部设备来擦写。而且可以按字节为单位修改数据，无需整个芯片擦除。

1 o2 a4 j' s! u& o; g, M+ {$ s6 W& [5 X2、FLASH 存储器

# j% L" V+ `2 s: B6 S+ S* eFLASH 存储器又称为闪存，它也是可重复擦写的储器，部分书籍会把 FLASH 存储器称为 FLASH ROM，但它的容量一般比 EEPROM 大得多，且在擦除时，一般以多个字节为单位。根据存储单元电路的不同，FLASH 存储器又分为 NOR FLASH 和 NAND FLASH。

  d# f) o6 }6 E8 \$ G  m

3 E/ ^: E3 }# b【ADC】
0 S% a4 l' Y9 n0 \% m. S. kSTM32f103 系列有 3 个 ADC，精度为 12 位，每个 ADC 最多有 16 个外部通道。其中 ADC1 和 ADC2 都有 16 个外部通道，ADC3 根据 CPU 引脚的不同通道数也不同，一般都有 8 个外部通道。

【DAC】
7 b0 z4 v6 W5 XSTM32 具有片上 DAC 外设，它的分辨率可配置为 8 位或 12 位的数字输入信号，具有两个 DAC 输出通道，这两个通道互不影响，每个通道都可以使用 DMA 功能，都具有出错检测能力，可外 部触发。

【TIM】
一、定时器的分类
8 S- t" k5 l. y6 fSTM32F1 系列中，除了互联型的产品，共有 8 个定时器，分为基本定时器，通用定时器和高级 定时器。
0 ?$ K) Z+ z, q" G5 r
2 T& w& ~9 o. u/ M% b
$ G( w! M: C3 S6 v( Q6 ]; d3 M3 W
/ I7 g! w2 }: @【IWDG独立看门狗/WWDG窗口看门狗】
5 Z# X6 z" y0 k9 ?4 g, D& f一、独立看门狗定义及使用场景
独立看门狗：是一个 12 位的递减计数器，当计数器的值从某个值一直减到 0 的时候，系统就会产生一个复位信号，即 IWDG_RESET。如果在计数没减到 0 之前，刷新了计数器的值的话，那么就不会产生复位信号，这个动作就是我们经常说的喂狗。
' I3 E! E' X9 ?8 `: {
2 @0 u8 g7 k; c: W$ h& |独立看门狗的时钟由独立的 RC 振荡器 LSI 提供，即使主时钟发生故障它仍然有效，非常独立。 LSI 的频率一般在 30~60KHZ 之间，根据温度和工作场合会有一定的漂移，我们一般取 40KHZ， 所以独立看门狗的定时时间并一定非常精确，只适用于对时间精度要求比较低的场合。

二、窗口看门狗定义及使用场景
窗口看门狗：跟独立看门狗一样，也是一个递减计数器不断的往下递减计数，当减到一个固定值 0X40 时还不喂狗的话，产生复位，这个值叫窗口的下限，是固定的值，不能改变。这个是跟独立看门狗类似的地方，不同的地方是窗口看门狗的计数器的值在减到某一个数之前喂狗的话也会产生 复位，这个值叫窗口的上限，上限值由用户独立设置。窗口看门狗计数器的值必须在上窗口和下 窗口之间才可以喂狗。

+ T1 `8 o' J0 h& ?' f* z2 @三、图解看门狗

, X0 M7 x5 r/ m) u0 R) B: rRLR 是重装载寄存器，用来设置独立看门狗的计数器的值。TR 是窗口看门狗的计数器的值，由 用户独立设置，WR 是窗口看门狗的上窗口值，由用户独立设置。

5 H! s* }0 I+ a& \) ]! z

& G% u" h/ v! W& _