引言
& b$ t" q$ Q9 J) F0 q( Z5 V; d本应用笔记可作为指南，用于说明如何使用意法半导体STM32 32位Arm®Cortex®MCU和MPU的IBIS（I/O缓冲区信息规范）模型。本文档还介绍了如何使用外部外设通过HyperLynx®
% e+ S6 c4 l0 y7 n0 u" J3 `- E8 WSI（信号完整性）软件执行板级仿真来解决SI问题。
为了使用具体实例，本应用程序以STM32F7系列器件为例。可以将所有信息和结论外推到所有STM32 32位Arm® Cortex® MCU和MPU。
STM32F7系列器件基于具有FPU（浮点单元）处理器的Arm® Cortex® -M7。开发这些器件是为了提供一种满足MCU运用需求的低成本平台。它们减少了引脚数，降低了功耗，同时还具有出色的计算性能和低中断等待时间。
当与诸如SDRAM（同步动态随机存取存储器）之类的高速接口连接时，STM32F7系列器件的频率高达216 MHz，系统速度高达100 MHz。
9 I: c8 Y! s9 i7 I" U9 L随着信号速度的增加，会产生SI和EMC（电磁兼容性）问题。这些问题可以通过测试设备检测为信号恶化：过冲、下冲、振铃、串扰或时序延迟。
信号恶化可能是由于认证（CE/FCC）的电路板设计的失败所致，或者是由于IC（集成电路）驱动器与接收器之间的时序违规问题所致。重点应放在第一次就实现正确设计，避免高成本的过度设计，并减少重复布板和原型设计。因此，在进行任何原型设计之前，执行SI 仿真都是非常重要的。
8 n3 W( G2 x9 j1 }& N. A
5 N" M" R: L# W& r! }# Y# ]1 概述
本应用笔记提供内容和结论可以外推到所有STM32 32位 Arm®(a) Cortex® MCU和MPU。
- E' a) s) D( C# e; v' Y, W
9 p! q: C! N' C' A; `7 T  d& i0 e2 SI基本原理和STM32信号
2.1 信号完整性基本原理
当电路板走线传输信号包含高频成分时，应特别注意驱动端与接收端间走线设计的阻抗匹配。
& R0 W* w( {/ z走线越长，或者所涉及的频率越高，就越需要控制走线阻抗。PCB（印刷电路板）制造商通过改变特定走线或层压板的尺寸和间距来控制阻抗。PCB上一旦装载任何组件，任何阻抗失配都将非常难以分析。
2.1.1 信号完整性
/ g9 H* }9 \  X/ B) Y+ Y; u( g“信号完整性”是指理解和控制理想数字信号的行为的过程。由于时钟速度已提高到了数百兆赫兹，对于任何新的数字PCB设计而言，它都是至关重要的元素。在高速下，可能会出现一些问题，如信号和时钟失真、上升和下降时沿失真、建立时间违规和传播延时。
* P+ n, x) u+ Q% a; A

2.1.2 传输线
传输线可以定义为驱动器和接收器之间的导电连接。在低频下，可以将线或PCB走线视为理想的电路（电阻性），但在高频下，AC（交流）电路的特性主要由电感和电容决定。
9 D' J) A$ o" q

# J8 Z. U$ c4 q5 T# ~+ o+ D2.1.3 传输线模型


% q6 x+ r' L" C2 F; k
传输线上信号的传播速度取决于周围介质。传播延迟是传播速度的倒数。
公式1：
6 a9 L2 p$ g# P$ ~8 ~- M

3 U( k2 B7 K3 ?  a3 l6 u4 O

7 q9 A( `$ ]; h( F; S/ B" m3 ~公式2：
4 X" ?$ a- L7 T" R( b, k) x3 u% ]7 g
: H# w0 F% q6 e
, ], A9 M/ @. g, \. e' d7 O* w
- _: H% I& p- f" ?- x" [; u4 T& }4 t
其中：
* ]* B7 j" c! K( u  L# n: H. _• v：传播速度，以米/秒为单位
• c：真空中的光速（3×108 m/s）
+ x% \, L, W: Y( |' T8 T# T: v( v" j  V• εr：介电常数
' @7 W! Y) K$ r. M+ V( c# m• TD：信号沿长度为x的传输线传播的时间延迟

/ t1 p$ x, ?- B' q/ H0 p7 H还可以根据传输线的等效电路模型确定传播延迟：
' }  G8 Q% M& y6 j
6 F6 J' {, K: v8 q( x" z4 s公式3：
: I% Q; d6 T  K( y8 f


0 m5 R2 b5 l8 ?* E0 g, w
其中：
7 t6 r9 `" c4 X• TD：信号沿长度为x的传输线传播的时间延迟
" S( K6 y; _- D$ X1 ]3 V3 U• L：线路长度的总串联电感
• C：线路长度的总并联电容。
在空气中的传播延迟约为3.5 ps/mm，其中介电常数为1.0。
% k5 Q4 X' c/ S. l% |7 A- Y在FR-4 PCB中，传播延迟约为7-7.5 ps/mm，介电常数为3.9-4.5。
当线路延迟等于或大于上升（或下降）时间的1/6时，PCB走线可用作传输线。
临界长度等于过渡电长度的1/6，过渡电长度等于上升（或下降）时间×1/（传播延迟）。
( l$ h  Z3 `1 ~% r1 M示例：对于2纳秒的上升时间，临界长度为47.6mm。
( X5 H( D; [& i, n9 R/ S
8 z' x) W5 t' J5 A2.1.4 特性阻抗
# A7 F% O; s7 @7 v4 |传输线的特性阻抗（Zo）由以下各项限定：
" a9 K3 F( z5 ~6 X6 T5 a公式4：
2 P! U; \2 x' c7 @% @" u


2 x+ L( S/ v6 \3 w$ x( I4 v
7 u1 @" Q( P/ b8 ~$ y6 c7 y其中：
• L：每单位长度的亨利值
- I  I. E& e) R3 t* n, P+ B3 W• C：每单位长度的法拉值。
在非常高的频率下或在损耗非常高的线路上，阻抗损耗变得很明显。
# v( ~! K8 `: M; s7 I
+ I5 p* r9 T3 y* B; A/ @- |0 Q2.2 IBIS模型
IBIS是一种行为模型，通过V/I（电压对电流）和V/T（电压对时间）数据描述设备的数字输入和输出的电气特性，不会公开任何专有信息。
2 h1 |, k* V! d$ o) bIBIS模型用于系统板上的信号完整性分析。这些模型使系统设计人员可以进行仿真，从而预测连接不同器件的传输线中基本信号完整性问题。
1 x2 Q, Y6 ]/ p  ]其中，可以通过仿真分析的潜在问题包括：
9 A- W# R3 v+ U! _; I" r• 到达接收器的波因线路中阻抗不匹配而反射回到驱动器的能量的程度
! ^& h; }1 B2 @, w! m  E• 串扰
• 接地和电源反弹
• 过冲或下冲
$ M5 U6 t! p8 B0 G6 N1 |• 线路端接分析
) Z1 _6 K+ f1 v2 X
+ I7 D4 q' V. t2.2.1 IC建模
以下图 2显示了两个IC建模的示例：
; ^+ X) _+ o% Q3 f
7 }* v, A5 e% q9 ~

6 A; T+ ]8 [" H* X6 [) V$ K
  c  q* A/ t. s# @4 k* D! U* e0 Q
! a( {/ d6 e) Y" y: E2 g& |  H
2.2.2 IBIS文件基本结构
& v/ X; b/ `. a* a* W3 f: B7 g; U; u• 标头
3 U; N! K8 o( L5 G– 文件名、日期、版本、来源、注释、版权等。
/ a( x) s4 }  ^( `• 元件模型数据
0 i5 p# k+ i$ b! m, a– 默认封装数据（L_pkg、R_pkg、C_pkg）
– 完整引脚列表（引脚名称、信号名称、缓冲器名称以及可选的L_pin、R_pin、C_pin）
– 差分引脚对、片上端接、缓冲选择器等
: X* O8 m0 m% u; m2 a" w! N• IO模型数据
  V2 x) j4 O0 x% k* P) h) h  J% K– 必须在文件中定义元件的所有缓冲器模型
# c3 t2 @7 v2 }, g1 G3 h8 G$ o– 每种类型的可编程缓冲器都是单独的模型
+ W& t, L' Q% Y如以下图 3和图 4中所示，HyperLynx可视IBIS编辑器用于打开STM32F746和SDRAM（MT48LC4M32B2B5-6A）并查看其特性，如上升和下降波形。




完整版请查看：附件
" _" y( ^( ?5 s" X2 z